L
lhlbluesky
Guest
vienkārša KTO invertoru, ja jūs palielināt apjomu PVO un nmos 4 reizes, pēc tam
nmos pretestību gan PVO un būs vienāda ar 1 / 4 reizes tik liels, cik izcelsmes vērtība, bet kapacitātes būs 4 reizes lielāks izcelsmes vērtība, tāpēc kopējais aizkavēšanās RC būs nemainīgs; ok?
turklāt ar digitālo ķēdes, kas sastāv tikai invertoru \ NAND \ transgate,
kad es modelētu to spoks, es uzskatu, ka lielāka izmēra (PVO: 40/0.4; nmos: 10/0.4), lielāku kavēšanos un mazāko lielumu (PVO: 1.6/0.4; nmos: 0.4/0.4 ), lielāks dealy, pārāk, tas ir, pastāv optimālo vērtību W / L, kas var nodrošināt minimālu piepūli; ir šīs tiesības? (SMIC 0.18um)
ja jā, kā atrast optimālo W / L? Kā nokļūt mininum kavēšanās?
nmos pretestību gan PVO un būs vienāda ar 1 / 4 reizes tik liels, cik izcelsmes vērtība, bet kapacitātes būs 4 reizes lielāks izcelsmes vērtība, tāpēc kopējais aizkavēšanās RC būs nemainīgs; ok?
turklāt ar digitālo ķēdes, kas sastāv tikai invertoru \ NAND \ transgate,
kad es modelētu to spoks, es uzskatu, ka lielāka izmēra (PVO: 40/0.4; nmos: 10/0.4), lielāku kavēšanos un mazāko lielumu (PVO: 1.6/0.4; nmos: 0.4/0.4 ), lielāks dealy, pārāk, tas ir, pastāv optimālo vērtību W / L, kas var nodrošināt minimālu piepūli; ir šīs tiesības? (SMIC 0.18um)
ja jā, kā atrast optimālo W / L? Kā nokļūt mininum kavēšanās?