C
cirand
Guest
Kā skatīties iekšējo mezglu spriegumu viļņiem ar verilog moduli, kad palaist jaukto singal simulācija ar spectreVerilog?
Navigation
Install the app
How to install the app on iOS
Follow along with the video below to see how to install our site as a web app on your home screen.
Note: This feature may not be available in some browsers.
More options
You are using an out of date browser. It may not display this or other websites correctly.
You should upgrade or use an alternative browser.
You should upgrade or use an alternative browser.
P
piao
Guest
vienkāršākā metode ir ar simulatora iespēju, izvēloties zonde visiem mezgliem.
C
cirand
Guest
Izvēloties zonde visu darīs saglabātu visu mezglu, bet nevar saglabāt verilog modulis internel mezglā.
un arī saglabāt visus radīs milzīgu failu, kas pārsniedz 2G manu simulāciju.
un arī saglabāt visus radīs milzīgu failu, kas pārsniedz 2G manu simulāciju.
G
gunturikishore
Guest
kāpēc dont u padarīt THT iekšējo mezglu, viens izvades pin kuru jūs dont savienot ar jebkuru citu mezglu vai izbeigt ar augstu rezistors vērtību simulāciju.
C
cirand
Guest
Jā, man kādreiz darīt kā jūs sakāt, bet tas daudz nav ērtībai atkļūdošanas ķēdi.