Par dalītājs struktūra

[kolarbear]

Par augstas frekvences prescaler, mēs varam izvēlēties Current Mode loģikas (CML) realizēt ātrgaitas. Bet CML nevar dalīties zemu freqency sinewave signālu, piemēram, 10MHz. Ja es gribu, lai sadalītu signālu par vairākiem Mega ar CMOS process, Kāda veida struktūra var izvēlēties?

 

[khouly]

statiskā loģika, vai dinamiskās loģika khouly

 

[erictmt]

Jūs varat mēģināt TPSC veidot Master-Slave DFF pulksteņa sadalīšanu.

 

[rfsystem]

CML varētu darboties uz leju, lai DC. Tas atkarīgs tikai no sīki neobjektivitāti dimensiju dalot aizbīdni, ja jūs ievērot simulācijas, ka tā nav. Pretējā CML nav energoefektivitāte pie zemām frekvencēm, jo tipisks pašreizējā mērogošana ir ierobežojumi.

 

[kolarbear]

Bet daudzi produkti liecina, ka CML dalītājs var darboties tikai uz leju, lai DC ar suqare vilnis. Vai jūs domājāt es varu mainīt ķēdes parametrus, lai to uz leju, lai DC ar sinewave?

 

[rfsystem]

Es nezinu, ja jūs, izmantojot esošos IC, vai vēlaties, lai izstrādātu vienu. Ja CML dalītājs ir platjoslas nolūkos nelielu neatbilstība aizbīdni izvairītos no augstfrekvences selfoscillation ja nulles šķērsošanas slewrate ir neliels.

 

[kolarbear]

Es gribu dizains dalītāju sadalīt kristāla oscilatoru produkciju 10MHz apkārt. Un jūs domājat es varu saprast to, izmantojot CML struktūra? Ko es tiešām gribu zināt, ir tas, struktūra lielākoties izmanto šo frekvenci? Paldies.

 

[rfsystem]

Ok, kas tiek izmantots! zems trokšņa diffamp ar CMOS līmeņa pārveidotājs . Lietas ir daudz vieglāk, ja es zinu fonu

 

[kolarbear]

[Quote = rfsystem] Ok, kas tiek izmantots! zems trokšņa diffamp ar CMOS līmeņa pārveidotājs. Things ir daudz vieglāk, ja es zinu, fona [/quote] Kā viņi var realizēt funkciju dalījuma frekvence? Saistītie dokumenti ir preferred.I esmu iesācējs analog un RF, paldies par jūsu palīdz.