Palīdziet man saprast problēmas ar strāvas ķēdes bandgap starta

[ccw27]

Par starta tālāk ķēdes, ko izmanto bandgap Man ir konstatēts, ka ātra noietu piegādes sprieguma (10us) tā pieņem bet bandgap sprieguma līdz līdzsvara> 10us, ar dažādiem stūriem. Tomēr, ja jūs nodot MOS vāciņu pašreizējā spogulis šis jautājums ir atrisināts. Var kāds paskaidrot, kāpēc tas tā? Lēnas noietu (5 ms) piegādes sprieguma stabilizācijas laiku nav jautājums. Paldies

 

[nxing]

probobly jums izdarīt visu shēma, lai kāds var palīdzēt.

 

[dsjomo]

Ja jūs pievienojat vāciņu? Ja pievienojat vāciņu C shunted uz R, C un CgsMS veidos capacitive dalītāju, tas savukārt uz MS un veikt bandgap sākt ātrāk, tad maksas, izmantojot R. MS

 

[ccw27]

Jūs varēsiet ievietot uzgali vārtiem esošo spoguli. Faktiski, ja jūs nodot vāciņu uz vārtiem MS Jūs darīt lietas sliktāka. Tas aizņem pat ilgāk, lai ieslēgtu NMOS jo augstāku C ir ilgāks laiks, lai maksas.

probobly jums izdarīt visu shēma, lai kāds var palīdzēt.

pārējā ķēde ir tikai standarta bandgap, kur starta ķēde velk PVO vārtiem bandgap tāpēc I = 0 ir novērsta. Paldies [size = 2] [color = # 999999] Pievienots pēc 1 stundas 35 minūtes: [/color] [/size] Lai noskaidrotu, 10us nozīmē, ka es perona VDD no 0 līdz 2.8V ar 10us. Ko es pamanīju no simulācijas, ka MS tranzistoru tur ieslēdzot un izslēdzot sākumā tā, ka tāpēc tā aizņem ilgāku laiku, lai bandgap sprieguma, lai stabilizētu. Bet, kad man kondensators pie vārtiem starta pašreizējo spogulis šis jautājums ir atrisināts. Es uzskatu, ka tas ir saistīts ar inital iekasēt Vgs pašreizējā spoguli, liekot kondensators (lielāka, jo labāk), pie vārtiem kavēšanos starta Vgs. Jo bez kondensatora Vgs sāk iekasēt drīz VDD sāk rampas tā kavēšanos, ja man kondensators tur. Piezīme: Šī problēma attiecas tikai uz ātrai rampas piegādes sprieguma. Par 10ms rampa nav kondensatoram nepieciešams. Paldies

 

[dsjomo]

Uzlādēt CgsMS caur R, tādēļ, ja jūs atliekat iekasēšanu CGS pašreizējo spogulis, pašreizējā, ka maksa CgsMS ar R ir lielāks. Jo mazāk strāvas noplūde uz pašreizējo spogulis. Kad sākat perona līdz, MS ir par un bandgap pašreizējo aug, tad tas palielina pašreizējo jūsu uzsākšanas shēmu pašreizējo spogulis. Diemžēl, tā piesaista vairāk strāvu caur R, kas domāts, lai maksu MS. Tātad, ja jūs aizkavēt pašreizējo pašreizējo spogulis, MS ir jāmaksā ātrāk. Starp citu, nav mēs izmantojam soli funkciju (es domāju īsāks pieauguma laiks saskaņā SPICE) par VDD lai modelētu uzsākšanai bandgap?

 

[ccw27]

paldies dsjomo, Tikai, lai pārliecinātos, lai to, ko jūs sakāt, ir, ka, pievienojot vāciņu pie vārtiem pašreizējo spogulis ļauj laiku DV injicēt maksas pirms kārtējā spoguļa traucē iekasēšana MSCgs. Arī pretestība es esmu, izmantojot garu kanālu PVO novirzi, izmantojot Vdd_bar (apgriezts versija VDD). Arī jūs ieteiktu pat īsākos paaugstināšanās laiku simulācijas VDD rampas? Paldies

 

[dsjomo]

Jā, mans ieteikums ir piemērot asu soli funkciju VDD un nosaka pieauguma laiku bandgap. Un dizaina bandgap līdz paaugstināšanās laiks ir pietiekami īss, lai atbilstu jūsu vajadzībām.

 

[ccw27]

Bez pievienojot MOS vāciņu pie vārtiem esošo spoguli Es arī pievienoja lielāka MOS vāciņu pie vārtiem MS. Tas bija samazināt smaile, kad bandgap iet no varas leju, lai uz augšu. Vai kāds redzat bažu iemesls pieskaitot divas cepures? Simulācijas viss šķiet ok. Tāpēc arī jūs vēlaties, lai rampa VDD ātrāk nekā 10us? Vai noietu VDD ātrāk smagākas testu, lai noskaidrotu, vai jūsu starta circuit darbojas? Arī to, kas ir laba pārbaude, lai pārbaudītu stabilitāti DP bandgap? Paldies