Palīdziet man ar programmas 2-bit salīdzinājuma ar VHDL

[fm_com_28]

Cienījamie,

Es gribu dizains 2-bit salīdzinājuma, izmantojot VHDL, kurā divi neparakstītu std_logic_vectrors un B, un rada biti L, G, E, kur

L = 1, ja <B
G = 1, ja> B
E = 1, ja A = B

tādēļ, ja viena var palīdzēt man atrast programmu šim dizains,
uz

 

[nand_gates]

Tās ir ļoti vienkārši!
Plašāk izmantot atkārtoti dizains skatīt datu lapu CD4585.

Kods:

bibliotēkas IEEE;

izmantot ieee.std_logic_1164.all;vienība salīdzinājuma irosta (

: Ar std_logic_vector (1 downto 0);

B: ar std_logic_vector (1 downto 0);

L: no std_logic;

G: no std_logic;

E: no std_logic);beigās salīdzinājuma;arhitektūra behav no salīdzinājuma irsākas - behavprocesā (A, B)

mainīgais G_tmp: std_logic;

mainīgais L_tmp: std_logic;

mainīgais E_tmp: std_logic;

sākt - procesa

G_tmp: = '0 ';

E_tmp: = '0 ';

L_tmp: = '0 ';

ja> B, tad

G_tmp: = '1 ';

elsif = B, tad

E_tmp: = '1 ';

vēl

L_tmp: = '1 ';

beidzas, ja;

G <= G_tmp;

E <= E_tmp;

L <= L_tmp;

gala procesa;beigās behav;