B
balou3
Guest
Sveiki cilvēki, es ceru, ka kāds var dot man dažas idejas par jaukto signālu simulāciju. Man ir, lai modelētu atmiņas uzcelta Virtouso (Cadence), šūnas un sajūtu, pastiprinātāji, dekoderi ir analogais, ievades / izvades posmi ir digitālais. Bez tam, man ir finctional vienība rakstīts Verilog. Man ir palaist dažādas testa modeļus, lai noteiktu vaina pārklājumu no tiem. Pirmo reizi es SpectreVerilog, bet tas ir diezgan lēns, tāpēc man ir nepieciešams cits veids, lai modelētu. Vai kāds zina?? :?:
