palīdzību ius6.2 simulācija?

A

aprice

Guest
kad es modelētu manu verilog dizains, izmantojot šādu komandu:
ncverilog hello.v

Dažas kļūdas parādās:
ncverilog (64): 06,20-s005: (c) Copyright 1995-2008 kadence Design Systems,
Incfile: hello.v
modulis worklib.hello: V
kļūdas: 0, brīdinājumi: 0
Caching bibliotēkas "worklib" .......Izdarīts
Pilnveidojot dizaina hierarhijā:
Building piemēram pārklāt tabulas: ....................Izdarīts
Radīt native apkopo kods:
worklib.hello: V <0x3eff1d51>
plūsmas: 1, vārdiem: 476
Loading native apkopo kods: ....................Izdarīts
Building piemēram īpašu datu struktūras.
Design hierarhija Kopsavilkums:
Gadījumi Unique
Modules: 1 1
Pirmā bloki: 1 1
Modelēšana grafiku: 100ps
Writing sākotnējo simulācijas momentuzņēmums: worklib.hello: V
KĻŪDA: nevar noteikt uzstādīšana root.
nevar radīt sakņojas ceļš uz arg0 "ncroot"
izmantojot pašreizējās darba directory vai $ Path

kad es izmantot "Irún hello.v", tas ir tādas pašas kļūdas.

Man ir noteikt vides main CDS_ROOT, lai ius62 uzstādīšana katalogs

 
tas ir atrisināt ar sevi, iemesls ir tas, ka i nav noteikts ceļš

 

Welcome to EDABoard.com

Sponsor

Back
Top