palīdzēt vajadzīgi FPGA laika ierobežojums

[cdcll]

Man ir 2 oscilatori saistīts ar fpga,
tad freq.viena ir daudz lielāka par citu, es gribētu zināt, kā noteikt laika ierobežojumu attiecībā uz dažādiem prasība tajā pašā peoject, kā, piemēram, fmax, setup laikā, turiet laiks
utt
Pateicība!

 

[cdcll]

var kāds man palīdzēt?I use qu (at) rtus II v3.0.