N
narasimhan1990
Guest
hi.Man ir nolēmušas darīt pēdējā gadā projekta VLSI.
ieteikt dažas labas tēmas
un arī kas programmatūru izmantot.Verilog vai vhdl?kuriem viens ir vienkāršāka un viegli iemācīties un izmantošanu?
ir pārkonfigurējamas arhitektūra labu tēmu.
ieteikt dažas labas tēmas
un arī kas programmatūru izmantot.Verilog vai vhdl?kuriem viens ir vienkāršāka un viegli iemācīties un izmantošanu?
ir pārkonfigurējamas arhitektūra labu tēmu.