Pārlādēt Dizains modelsim (Xilinx ISE + modelsim)

[ravics]

1. Vai ir veids, lai pārlādētu VHDL dizainu modelsim bez atgriežās ISE izmantojot skriptu komandas modelsim? 2. Kāda ir procedūra, lai apkopotu UNISIM & Xilinx Corelib in modelsim? Es saņēmu šīs piezīmes no vienas universitātes konsultācijas: restartēšana un darbojas simulācija atkal nebūs iekļaut izmaiņas esat izdarījis, lai jūsu modulis vai testa statīva. Lai apskatītu šo izmaiņu ietekme, netālu modelsim un palaist Simulēt Uzvedības modelis process vēlreiz ISE. Jebkura izejas? Es mēģināju apkopot dizains fdo &. Darīja restart-f, bet bez izmaiņām tika iekļauti.

 

[TrickyDicky]

Vcom / video emuārs ir modelsim komandas recompile dažas avota kodu. restart tiks atjaunota simulācija, ar kādu recompiled kodu, kas celta collas Ja jūs recompile bibliotēku, jums būs recompile visus failus, kas izmanto šo bibliotēku.