P
Pti_Biscuit22
Guest
Sveiki visiem,
Es esmu imitē pārkonfigurējamas tīkls ar ModelSim.Es aprakstīts šo vienu VHDL.Lai atvieglotu kodēšanas solis, man bija iepriekš aprakstītās sugas multipleksoru kura kods ir sniegts zemāk:
Kods:
vienība GENMUX ir
sugas (M: vesels skaitlis: = 4;
N: skaitlim: = 32
);
osta (Input: ar std_logic_vector (M * N-1 downto 0);
Sel: ar std_logic_vector (log2 (M) -1 downto 0);
Rezultāts: no std_logic_vector (N-1 downto 0)
);
beigās GENMUX;arhitektūra Flot no GENMUX irapakštipa mot ir std_logic_vector (N-1 downto 0);
tips t_mot ir masīvs (0 M-1) mot;signāls tmp: t_mot;sāktTPP (0) <= Input (N-1 downto 0);MUX_chain: es 1 M-1 radīt
TPP (i) <= Ieejas ((i 1) * N-1 downto i * N), ja (conv_integer (Sel) = i) cits tmp (i-1);
beigās radīt MUX_chain;Output <= tmp (M-1);beigās Flot;
Es esmu imitē pārkonfigurējamas tīkls ar ModelSim.Es aprakstīts šo vienu VHDL.Lai atvieglotu kodēšanas solis, man bija iepriekš aprakstītās sugas multipleksoru kura kods ir sniegts zemāk:
Kods:
vienība GENMUX ir
sugas (M: vesels skaitlis: = 4;
N: skaitlim: = 32
);
osta (Input: ar std_logic_vector (M * N-1 downto 0);
Sel: ar std_logic_vector (log2 (M) -1 downto 0);
Rezultāts: no std_logic_vector (N-1 downto 0)
);
beigās GENMUX;arhitektūra Flot no GENMUX irapakštipa mot ir std_logic_vector (N-1 downto 0);
tips t_mot ir masīvs (0 M-1) mot;signāls tmp: t_mot;sāktTPP (0) <= Input (N-1 downto 0);MUX_chain: es 1 M-1 radīt
TPP (i) <= Ieejas ((i 1) * N-1 downto i * N), ja (conv_integer (Sel) = i) cits tmp (i-1);
beigās radīt MUX_chain;Output <= tmp (M-1);beigās Flot;