Op Amp ievadi kompensē noņemšanas metodi

[tia_design]

Hi, guys, Kā jūs guys daudzuma samazināšana, kompensāciju par augsto DC pieaugums (proti 120dB) CMOS Op Amp (VDD = 3.3V)? Viens veids ir ieviest papildu ostā paralēli galvenajām ostu, tad callibration spriegums ir jāpiemēro šajā auxliiary ostā. Šāda metode ir faktiski nav laba, ļoti liela Op Amp. Es atklāju, Texas Instruments TLC4501 CMOS Op Amp ( http://focus.ti.com/lit/ds/slos221b/slos221b.pdf ), izmantojot digitālo apgriešanu iegūt tik zema, kā 10uV kompensētu ieguldījumu. Vai kāds ir ideja par šo shēmu? vai kā es varu atrast saistītu patentu vai papīra? Pateicoties ļoti daudz!

 

[Vamsi Mocherla]

Skatīt digitālā apgriešana ir pielāgot jebkura ierīce, parametri pēc ražošanas. Attiecībā uz, piemēram, par BGRs vai daži, piemēram, ADCS vai DAC shēmas gadījumos tās būs nepieciešama zināma adjustements to rezistori, utt, lai iegūtu ideālu vērtību. Parasti tas apgriešana var ieprogrammēt, vai nu saiti drošinātāju degšanas vai caur slēdži, kas kontrolē ROM. Bet pats galvenais jūsu process (fab) būtu jāatbalsta to. Vai arī, nav nekādas nozīmes. Ja vēlaties, lai ir zems kompensēt, mēģiniet un iekniebt garumu pašreizējo spoguļiem vai palielinot jomas diferenciālo pāriem. Ir vēl viens paņēmiens, ko sauc par Chopper stabilizāciju. Šeit mēs cenšamies izlases kompensētu viens posms, un atņem to starpību ieejas no pastiprinātāja. Es ceru, ka tas palīdz .......