S
steven852
Guest
Čau,
Nez, kad jāpiemēro un kādi kritēriji būtu izteiksmē izmantojot formālu pārbaudes instrumenti un parasto pārbaudes instrumenti (nav pārliecināts, vai šis vārds ir pareizi, es domāju vispārēji līdzekļi darīt pārbaude: Verilog, VHDL, e, utt.)Neskatoties uz dažu formālu pārbaudes rīku ierobežojumi (ja reģistrs retiming, utt), tas ir diezgan spēcīgs, tad kāpēc mums joprojām ir vajadzīgi standarta rīkus?
Pateicība
Nez, kad jāpiemēro un kādi kritēriji būtu izteiksmē izmantojot formālu pārbaudes instrumenti un parasto pārbaudes instrumenti (nav pārliecināts, vai šis vārds ir pareizi, es domāju vispārēji līdzekļi darīt pārbaude: Verilog, VHDL, e, utt.)Neskatoties uz dažu formālu pārbaudes rīku ierobežojumi (ja reģistrs retiming, utt), tas ir diezgan spēcīgs, tad kāpēc mums joprojām ir vajadzīgi standarta rīkus?
Pateicība