oficiāli pārbaudi un parasto pārbaudes

S

steven852

Guest
Čau,

Nez, kad jāpiemēro un kādi kritēriji būtu izteiksmē izmantojot formālu pārbaudes instrumenti un parasto pārbaudes instrumenti (nav pārliecināts, vai šis vārds ir pareizi, es domāju vispārēji līdzekļi darīt pārbaude: Verilog, VHDL, e, utt.)Neskatoties uz dažu formālu pārbaudes rīku ierobežojumi (ja reģistrs retiming, utt), tas ir diezgan spēcīgs, tad kāpēc mums joprojām ir vajadzīgi standarta rīkus?

Pateicība

 
Hi, i ir šaubas.Es esmu jauns, lai šo koncepciju oficiālu verication.var u noskaidrot, vai funkcionalitāte var pārbaudīt, izmantojot formālu pārbaudi?

 
Protams, oficiāla pārbaude ne tikai var darīt funkcionālo pārbaudi, bet arī fizisku pārbaudi (netlist pārbaude).Īsi sakot, 4 kombinācija starp RTL un vārtu līmeņa netlist var pārbaudīt, kā arī bibliotēku failus.

 
Divējādi pārbaudes ir
1 - Formas pārbaude
2 - Funkcionālās verifivication

Ik vienam ir savas metodes

 
"oficiāla pārbaude nevar pierādīt, ka visas konstrukcijas ir uzskaitītas īpašības, kaut arī, ņemot vērā īpašumu tas var pierādīt, vai īpašums ir apmierināts."

šo paziņojumu, i got no grāmatas.ceru, ka tā skaidri atbildēt uz pirmo jautājumu.

 
Nu, viss, kas Jums teica, ir taisnība.Tomēr, kas īpašos gadījumos ir piemērojami bija mans jautājums.

Thanks though.

 
Oficiāla pārbaude tiek izmantots galvenokārt bloka līmenī testēšana, gan projektētājs raksta savu moduli, lai pārbaudītu, vai modulis darbojas attiecībā uz visiem gadījumiem (izejvielas) saskaņā ar apgalvojumiem dota dizains.To var droši izmantot, lai pārbaudītu konstrukciju pie agrīnā stadijā.

thanks & Regards

 
Quote:

Oficiāla pārbaude aprunāt pārbaudītu in RTL bugs.
 
Oficiāla pārbaude ir pārbaudīt, ja to pašu funkciju starp jūsu RTL un netlist.

 
Man šķiet, ka dažas dalībvalstis šeit nesaprotu, kas īsti ir "Formālās pārbaudes".Lemme mēģināšu sniegt nedaudz fona ....

Oficiāla pārbaude nav nekas, bet cenšas atrisināt problēmu, oficiāli, izmantojot matemātisko pieeju.Ir 3 veidu iesaistīti tā:
1.Modeļa pārbaude
2.Līdzvērtības pārbaude
3.Teorēma Proving.

"Līdzvērtība pārbaude" ir visizplatītākā lieta, zināms visiem, taču parasti apzīmē oficiālu pārbaudi (Tools: formalitāte).To izmanto, lai pārbaudītu atbilstību starp RTL lai RTL vai RTL to Netlist.

"Modeļa pārbaude" nozīmē, ka mēs rakstām oficiālu īpašības, apraksta paredzamo uzvedību un instrumenti var pierādīt, vai šis īpašums ir spēkā visos iespējamos apstākļos.(Tools: Cadence IFV - asu oficiāli vérifier)

Daži kritēriji, meklēt šeit:
- Ja dizainparaugs ir kontrole intensīvi tas ir ļoti labs kandidāts modeļa pārbaudei.
- Ja dizainparaugs ir dati ceļš intensīvi tas ir labākais kandidāts augsta līmeņa pārbaude valodās (e-specman, vera ..)Ar laba vēlējumiem,
http://hdlplanet.tripod.com
http://groups.yahoo.com/group/hdlplanet

 

Welcome to EDABoard.com

Sponsor

Back
Top