P
patato
Guest
i am strādā pie 12 bitu SARADC (4bit R 8bit C arhitektūra), un saņemt sajaukt par 4it R_DAC izkārtojuma plāns
fig1-> vienkārši vieta R1 līdz R16 no augšas uz leju, bez centra centroīds, skaidrs maršrutēšanas
fig2-> centrs-centroīds izkārtojumu, bet maršrutēšanas ir nogalinot mani
R1 ~ R16 ir 2x20 um2 poli rezistors
fig2 būtu mazāk cieš gradienta
bet stieples pretestības katra maršruta atšķiras, es domāju, ka varētu būt problēma?
jā, tad kura izkārtojums ir labāks?
vai tur ir vēl labāks risinājums?[/ Img]
Atvainojiet, bet jums ir nepieciešams pieteikumvārds, lai skatītu šo arestu
fig1-> vienkārši vieta R1 līdz R16 no augšas uz leju, bez centra centroīds, skaidrs maršrutēšanas
fig2-> centrs-centroīds izkārtojumu, bet maršrutēšanas ir nogalinot mani
R1 ~ R16 ir 2x20 um2 poli rezistors
fig2 būtu mazāk cieš gradienta
bet stieples pretestības katra maršruta atšķiras, es domāju, ka varētu būt problēma?
jā, tad kura izkārtojums ir labāks?
vai tur ir vēl labāks risinājums?[/ Img]
Atvainojiet, bet jums ir nepieciešams pieteikumvārds, lai skatītu šo arestu