nepatiesu ceļš

K

kameswari

Guest
Čau,

var ikviens PLS paskaidrot sīkāk par viltus ceļus?

sveicieni,
kams

 
Statiskos Timing Analyzer.analizatoru nosaka kavēšanās, tā uzskata, tikai ceļus, kas faktiski ietekmēt izlaidi.Ja ceļš nekad nav aktivizēts, vai sensibilizēti, tas nav iespējams, palīdzēt kavēšanās.Šis ceļš sauc viltus ceļu.

 
Kas par async ceļi (piemēram, ceļš no viena CLK domēna uz citu async CLK jomā).nav mums uzskata, ka tie arī kā viltus ceļus sintēzi.

 
In Synopsys Design kompilatora, nepatiesu ceļš ir ceļš, par kuru jūs ignorēt laika ierobežojumiem.piemēram, lai, šķērsojot dažādas asinhronas pulksteni jomās.Saskaņā ar šo situāciju, jums būs atslēgt laikiestati balstās sintēze par šo ceļu.

 
Vēl viens piemērs ir "viltus ceļš" būtu Multiple Pulkstenis fāzes ceļu, kad tikai dizainers "zina", tas ir Multiple Pulkstenis ceļš, bet Synopsys DC-Compiler / PrimeTime nav.Šādos gadījumos, ja atbrīvojumu no laika ierobežojums var pievienot, Pirmstiesas zināšana Design var tikt izmantoti, lai pievienotu False Path.

 
Par nepatiesas ceļš tie ceļš, ka viņu laiks ir ne aprūpi,

piemēram, signāla šķērso asinhronas robežas.ar laba vēlējumiemkameswari wrote:

Čau,var ikviens PLS paskaidrot sīkāk par viltus ceļus?sveicieni,

kams
 
Čau,
Iet caur arestu.skaidro nepatiesu ceļš detalizēti.
sveicieni,
- Nitn S.
Atvainojiet, bet jums ir nepieciešams pieteikumvārds, lai skatītu šo arestu

 

Welcome to EDABoard.com

Sponsor

Back
Top