nejaušības ģeneratoru verilog pirmkodu

[openwindows]

kas var izlikt?

 

[gauiver]

pastāv neskaidrības šeit. ir u jautā par iekšējo struktūru saics thnat kāda iekšējā struktūra nāk vai kaut kas vairāk saistīti ar kādu programmatūru, piemēram, 2 max. plz skaidrs, ka šī, bet jebkurā gadījumā u atradīs šo noderīgo [color = red] 1 brīdinājums (-5 stabi, - 20 punkti), arestu svītrots 1 - Šī post nav nekā kopīga ar lūgumu 2 - šajā failā tika augšupielādēts 1000 reizes elektroda. Un lielākā daļa no visiem tas ir brīvi availlable internetā! [/color]

 

[gauiver]

zvērests thats vairāk nekā vesels kurss semestrī. arī u var atrast daudz par šo vietni ir e-grāmatas par ASIC par asychronous projektēšana daudz, un arī to pārbaudīt šo piesaisti arī būs noderīga. Es domāju, ka u ir rfeally pārbaudīt šo vietni becaz domāju, ka esmu redzējis diezgan lielu datu apjomu par asychronous dizainu, par 20MB. un pēc tā, kā to, kas ir u dara becaz i nav mācījušies visi no tiem manā kursā.

 

[dainis]

Paskaties Verilog un VHDL CRC kods ģenerators: http://www.easics.be/webtools/crctool

 

[philewar]

[Quote = Benny], kas var izlikt? [/Quote] Sveiki Benny, Vai tu domā izlases numuru ģenerators?

 

[it_boy]

Hi Benny, Ja tas ir tikai izlases numuru ģenerators vēlaties, pievienots ir pseido gadījuma ar 15-bit polinoma numurs radot 64 bitu paralēlu izejas

 

[dainis]

http://www.deeps.org/hdl_models/index.html http://www.deeps.org/hdl_models/lfsr_counter.html http:/ / www.deeps.org / hdl_models / rand.html

 

[philewar]

Sveiki, Kā par patieso izlases numuru ģenerators? Manuprāt, tas ir jāizlasa daži reāli izlases sēklu ārējos, labi? Thx.

 

[it_boy]

Es domāju, ka nekas tāpat taisnība izlases numuru. nejaušības ilguma ir atkarīgs no sēklu vērtība un polinomu izmantot. Kāds var izmantoto sēklu vērtība, izlases modelis izlases modelis ģenerators var radīt būs pats, atkarībā polinomu. Sēklas vērtību nosaka tikai sākuma vērtība izlases numuru. Kāds, lūdzu, izlabojiet mani, ja es esmu nepareizi

 

[philewar]

Sveiki it_boy, hmm, varbūt jums ir taisnība. Kas par, ja avots ir no baltā trokšņa vai sth. kā?

 

[maxplus1000]

Vai šo izlases ģenerators ir synthesisable?

 

[philewar]

LFSR ir synthesisable savukārt citiem pseido izlases numuru ģeneratori ir tikai simulācija.

 

[maniasonic]

patiess izlases ģenerators ir galīgi neiespējami iznākt kā synthesible digitālā dizaina ... nopūta ...

 

[samlee]

Kā izlases tas ir? Es domāju cik skaits būs vērtība var atkārtot vēlreiz?

 

[always@smart]

Dear all, Ikvienam ir kodu vai info par nejaušās atlases skaitļu ģeneratora un nejaušu skaitļu verificētājs. Esmu ar dizainu uztvērējs, kas transmiter ir 8-bitu PRBS un uztvērējs ir PRBS pārbaudi. Jebkura informācija ir ļoti appreciated. Paldies jau iepriekš. Regards, Alwys @ smart

 

[baonguyenpro]

Linear Atsauksmes Shift Reģistrēties Pseudo Random bināro sekvenci Jūs varat atrast grāmatas: "ātrā prototipēšana Digital System", "HDL Chip Design" Iesniegums piezīme Altera, Xilinx.

 

[sparso]

Man nepieciešams, lai izstrādātu prbs ģenerators un analizators cilpa atpakaļ testu. Jebkura ideja, kur es varu iegūt kādu info?

 

[jasonkee111]

Man ir izmantot vienkāršu LFSR lai generare izlases numuru. Komplekts izlases skaits ir iziet cauri uz FFT (varu db vs freq). Tomēr freq atbildes pieaug par zemu freq. Tad tikai saglabāt aptuveni dzīvoklis augstākās freq. Vai ir kāds, pieaugot par zemu freq problēmu? Ja jā, var i know iemesls? FYI, daudz balto troksni freq atbilde ir gandrīz dzīvoklis no zema uz augstu freq. Paldies