Need help līmeņa shifter

[richloo]

Can u guyz izskaidrot darbības ķēdes parādīts zemāk.Īpaši pārrobežu pàrï PVO.Thanks in advance!
Atvainojiet, bet jums ir nepieciešams autorizēties, lai skatītu šo pielikumu

 

[news]

<a href="http://www.komputerswiat.pl/nowosci/internet/2011/14/achtung-al-kaida!-ostrzezenia-na-facebooku-i-twitterze.aspx"> <img align="left" src="http://www.komputerswiat.pl/media/2011/98/1829488/terrorysta-zaj.jpg" /></a> 152 mln Amerykanów korzysta z Facebooka, dziesiątki milionów z Twittera. Stąd pomysł rządu na społecznościowe alarmy terrorystyczne.<img width='1' height='1' src='http://rss.feedsportal.com/c/32559/f/491281/s/1408892f/mf.gif' border='0'/><br/><br/><a href="http://da.feedsportal.com/r/98748055226/u/0/f/491281/c/32559/s/1408892f/a2.htm"><img src="http://da.feedsportal.com/r/98748055226/u/0/f/491281/c/32559/s/1408892f/a2.img" border="0"/></a>

Read more...

 

[Vamsi Mocherla]

Darbība ir pavisam vienkārši.

Gadījumā es
====
Kad ir pie ieejas invertora ar zemu VDD nullei,
ir
1 - pie izejas no invertora
0 - pēc labajā pusē NMOS ierīce tecēt ar augstas VDD
1 - pēc kreisajā pusē NMOS ierīce tecēt ar augstas VDD (jo PVO uzskata, ka 0 un vada VDD)

Tad izlaidi invertēts no turienes rada "0" pie izejas

Case II
=====
Kad ir 1 pie ieejas invertora ar zemu VDD,
ir
1-pēc kreisajā pusē NMOS vārtiem High VDD
0 - pēc kreisajā pusē NMOS tecēt High VDD
1 - pēc invertora izejas ātras VDD

Es ceru, ka tas ir skaidrs ..... Es esmu piestiprināšanai attēls abos gadījumos
Atvainojiet, bet jums ir nepieciešams autorizēties, lai skatītu šo pielikumu

 

[richloo]

Paldies Vamsi, labu explaination.Tomēr, es uzskatu grūtības modeļa saskaņošana, īpaši pārrobežu pàrï PVO un nmos ieejas pie izejas ir zema sprieguma invertoru.Can anyone komentēt īslaicīga aspektu projektēšanas ātrgaitas līmenis shifter bāzi šajā ķēdē?Thanks in advance!

 

[bear7679]

PVO's w / l, jābūt mazai, un NMOS's w / l ir liela.Ja jūs vēlaties deisgn ātrgaitas līmeņa maiņu, ar PVO un NMOS garums ir maza.Attiecība NMOS's w / l līdz PVO's w / l ir atkarīga no sprieguma starpība zemsprieguma un augstsprieguma.Jūs varat izmantot SPICE ir optimizēt darbību, lai izstrādātu tā.

 

[richloo]

bear7679 wrote:

PVO's w / l, jābūt mazai, un NMOS's w / l ir liela.
Ja jūs vēlaties deisgn ātrgaitas līmeņa maiņu, ar PVO un NMOS garums ir maza.
Attiecība NMOS's w / l līdz PVO's w / l ir atkarīga no sprieguma starpība zemsprieguma un augstsprieguma.
Jūs varat izmantot SPICE ir optimizēt darbību, lai izstrādātu tā.

 

[aken_lu]

pàrï PVO šeit lieto, lai novērstu pašreizējo no HIVDD uz GND, kad
PVO & nmos ON simultaaneouslly tā noved pie lielas jaudas dessipation.
Tad, kad dizains Level-shifter, jums vajadzētu apdrošināties, kad pie izejas ir zema sprieguma invertora ON, augšējo PVO whould ir atslēgts nekavējoties nmos.Sakarā ar lov spriegums LVDD, W / L nmos būtu liela, bet W / L PVO būtu small.When dizains tas, u vispirms palaist DC simulāciju, un tad palaist Tran simulāciju.

 

[richloo]

Patiesībā es esmu projektēšana šis robustumu (PVT) un kā atkārtoti bloku.Paldies, es tikos ar spec, izmantojot metodi, aken_lu.Tomēr, es atklāju sarežģījumus, kam simetrisks sniegumu, ti, risetime, falltime, delayrise, delayfall laikā PVT izmaiņas, jo tas ir viens beidzies.Can anyone komentārus par šo?Thanks in advance.

 

[dumbfrog]

zonde visas izejas punkti un spēlēt aptuveni p / n ratio