Multibank darbība ADR kontrolieris

[bb13142]

Es esmu projektēšana DDR kontrolieris ar Multibank darbību.bank0 ir aktīvajām un pirms bank0 ir precharged citu banku (bank1/bank2/bank3) tiks aktīvajām.mērķis ir slēpt precharge / TCAS / tRCD laiku un uzlabotu efektivitāti.
bet man nav ne jausmas par dizainu.
Man ir atklāt pārāk daudz collsion uz DDR autobusu.
Es ceru, ka, lai saņemtu savu padomus par dizainu.Paldies.

 

[sree205]

I'd iesakām jums lejupielādēt simulācijas modeļus, kas atbilst ADR kontrolieris no ražotāja un mēģiniet analizēt to, kāda veida darbības ir jāatbalsta.šis ir labs sākums, kā dizaina kontrolieris.šis ir tas, ko es izdarīja.

 

[bb13142]

paldies par atbildi!

Es jau lejupielādēt imitācijas modeli Micron ADR.
Man ir veiksmīgi izstrādātas DDR kontrolieris, pamatojoties uz "tikai viens process".
Darba plūsma ir: viena slēgta rindu aktīvajām
-> Izvēlēto kolonnu
-> Uzrakstīt vai izlasīt datus,
-> Precharge atvērta rindā.
- Viens> otru rindu aktīvajām
-> .......
........
Bet tagad es vēlos, lai uzlabotu efficieny.
Es gribu atvērt vienu rindu, pirms rinda ir slēgts i tiks atvērta citā rindā.
SO contoller MFV varbūt 4 rindas ir atvērtas.
Kā izvairīties no sadursmes ar DDR datu / adr / kontroles BUS?
KĀ dizains kontrolieris?
Es vēlos kāds man palīdzēt.

 

[bb13142]

Jūsu liecina vēlreiz

 

[sree205]

Sveiki, ko jūs sakāt, ka jūs vēlaties kontroles signāliem no viena darījuma, kas tālāk pat laikā cits darījums tiek pārstrādāti?am i tiesības?

ja tas ir gadījumā, tad jūs varētu būt uz cauruļvada darījumiem jūsu kontrolieris.nozīmēs pievienojot lietošanas un buferi, lai saglabātu darījumiem.

Hope Esmu dota vadību pareizajā virzienā.

 

[bb13142]

Paldies par jūsu atbildi;
Jums ir taisnība par sapratni manu prasību.
Jūs ieteiktu man to īstenot ar cauruļvadu tehnoloģiju.
Bet man šķiet, ir difficuity izvairīties no sadursmes ar DDR datu / controll / adr BUS.
kā realizēt cauruļvads?
Ceru saņemt jūsu padomu detalizēti, pateicoties ļoti daudz.

 

[sree205]

īstenot to cauruļvadu, kā to darīt, ir, ja adrese fāze notiek ar vienu banku, datu posma, būtu notiek citā bankā.Šādā veidā adrese ir nosūtīts paralēli.Es uzskatu, ka mums ir adrese, autobusu un datu autobusu, ja es neesmu kļūdoties.<=================>
Datu phase1
----<=====>
----- Adrese phase2
---------------------------------<==========>
--------------------------------- Dati 2.fāze

labs piemērs pipelining ir dots Patterson un Hennesy datoru arhitektūras grāmatu.tās veikušas RISC procesors un sadala to 5 posmos, tā, u ir iegūt inovatīvu un mēģiniet tas pats.lai izvairītos no sadursmes vai apdraudējumiem, kā tos sauc ir RISC procesors, ir doti.

jā, viņi ir kontrole un datu apdraudējumu, u var, iespējams, ir adrese un datu apdraudējumiem.