metastability

[iTdl]

Hi es jauns, lai šajā jomā un vēlas zināt, kas ir metastability un kā rūpēties, lai izvairītos metastability savukārt faktiskā izpilde?Es esmu mācīšanās vhdl.

 

[sp]

lasīt jebkurš digitālā dizains / loģika grāmatu ...viņiem visiem paskaidrot labi uz THT,,

bet es personīgi veicināt šīs 2 grāmatas ...Digitālās Design - principi un prakse 3rd Edition, John F. Wakerly; Prentice Hall
Digitālas integrālās shēmas - Dizaina plāna 2nd Edition, Jan M. Rabaey; Prentice Hall2. grāmata ir grūtāk saprast ....un tas attiecas uz IC / CMOS dizains, kā arī ..

sveicieni,
sp

 

[amaccormack]

Labi, divas flip-flops in series parasti ir pietiekama, lai atceltu metastability problēmas.

Tas ir tādēļ, neatkarīgi no to laiku pirms nav par kādu konkrētu clock frekvences un fāzes attiecībām, to var kvadrātveida ar diviem flip-flops sērijās.Tātad, tas MTBF bija 1000s, tā kļūst 1000000s, kas ir ilgāks nekā uptime par vidējo čipu anyway.

 

[dBUGGER]

Čau,
Digitālās design by John F. wakerley ir tiešām jauks.Arī jūs CNA uz Cummings dokumentus par asinhrono nodzēš.Tas arī sniegs jums daudz ideju par metastability jautājumiem.Svarīgs faktors ir MTBF, un kā norādīja divas sērijas FF gribu jums dot pietiekami augstu MTBF.

Ar laba vēlējumiem,

 

[semiconductorman]

Ciparu loģika visu ur ķēdēm ir jābūt vai nu 1 loģiku vai loģisko 0.ļauj uzskatīt, ka 3.3v ir loģika 1 un 0V ir loģika 0.tā ķēde ir jābūt vienam no 2 sprieguma līmeņos.Meta Stablity ir stāvoklis, kad spriegums līmenis inbetween šiem 2 voltge līmeni.Tas nerada loģika 0 vai loģikas 1 un diskus ur digitālo ķēdes crazy.
Kā tas ir radījis
1.Izmantojot asynchronus nodzēš -> apsvērt stāvoklis, kad reset izdalās tieši pie pozitīvas malas ur pulksteni.Ja Flipflop uzturēties reset stāvoklī vai sagūstīt Kas ir datu-in pin, parasti to, kas notiek, ir tas, ka tā iet uz metastablilty.
2.Kad datu pārsūtīšanu no vienas pulksteni domēna uz citu clock domain -> Ko darīt, ja, datu pin mainīti tieši pie pozitīvas malas ur pulksteni, atkal metastabilty!

Aprūpes u jāveic, lai izvairītos no metastablilty 1.Izmantojiet synchronus nodzēš (or atleast sychronize reset atbrīvošanas mehānismu)
2.Pārsūtot datus starp dažādām pulksteni domēna lietošanas synchornizing flops

 

[bibo1978]

vispār metastability ir un izvairīties uzvedības ķēdes, kas var izraisīt traucējums vai atteice, kad šo apdraudējumu var reāli notikt ar jebkuru asinhrons signālu caurlaides, clocked ķēde "tas nozīmē, ka signāls var nākt no kādas citas uncorrelated pulksteni clocked ķēde", No specifikācija viedokļa, sinhronais elementi, piemēram, flip flops precizēt Uzstādīšanas laiks un Hold laiku.Pēc savas būtības asinhrons ieguldījumu nevar ticami gaidāms atbilst šai specifikācijai, un tā tam būs pārejas, kas ietilpst laika logu, kas ierobežo šo divu specifikācijām.Kad tas notiek, rezultāts var būt viens no trim scenārijiem:
Stāvoklis signālu pirms pārejas tiek lietots, stāvoklis signālu pēc pārejas tiek izmantota vai flip flop iet metastable.
Trešā iespēja ir kādi jautājumi šeit, jo divas citas situācijas elementu paliks tajā valstī vai dotos uz citu valsti, kas nav nozīmes asinhronās signālu uzvedību.
Tā actaully asinhronais signālu pāreja var pārkāpj steup un turiet laiks flipflop tomēr metastability faktiski notiek niecīgu laika logā, kad ievades doesnot pārkāpj uzstādīšanas un turiet laika specifikācijas tikai, bet arī tad, kad flipflop pieņem jaunu ievadi, tas rada nestabils līdzsvara stāvoklis, tas symmertrically līdzsvarots pārejas stāvokli sauc metastability.Patiesībā ierīce var pārtraukt rīkojas kā digitālo viena un var darboties kā analogu ierīce, tas arī var izraisīt šo situāciju izplatīšanās uz citām cascaded elementi ķēde "jums ar pastiprinātāju sērija piemēram", tas var izraisīt ķēdes defekts vai darbības traucējumi "nav bieži notikt ar CMOS".Ir svarīgi atzīmēt, ka šī uzvedība tiek aprakstīta ar tā saukto Buriden galvenais kas nosaka, ka "diskrēta lēmumu, pamatojoties uz ieguldījumu, kam nepārtraukts diapazons vērtību nevar būt robežās, ko ierobežo laika posmā", tā faktiski galvenā problēma atrodas sakarā ar nepārtrauktu signālu laika jomā, signālu var gulēt no viena līdz nullei, un visi turpina signālu vajadzībām undertermined laiku pieņemt pareizo lēmumu, tas ir smieklīgi apgalvot, ka šis galvenais tur visa fizika ", ieskaitot mūsu ikdienas descisoins ".Ir arī iespējams noteikt, cik ilgi šāds stāvoklis pastāv, tāpēc faktiski metastability ir aprakstīts statistiski to mēra ar vidējo laiku starp nespēju parametrs (MTBF), kas ir apgriezti proporcionāls produktu divām frekvencēm iesaistīto takts frekvenci un vidējais biežums asinhrono datu izmaiņām, ar nosacījumu, ka šīs divas frekvences ir neatkarīgi un nav korelācija.
Lai samazinātu metastability bīstamības visizplatītākais paņēmiens ir metastability filtrs tas varētu būt viens vai vairāki FF, visbiežāk mūsdienu dizaina 2 cascaded FF, metastability filtrs tikai samazinās metasatbility propability jo to pievienot izliekumu savā veidā.

That's all folks

 

[maksya]

Jūs varat atrast īsu informāciju par metastability šeit

h ** p: / / www.sunburst-design.com/papers/CummingsSNUG2001SJ_AsyncClk_rev1_1.pdf

 

[barkha]

dažas vairāk link --
1.http://www.interfacebus.com/Design_MetaStable.html
2.klabs.org / richcontent / General_Application_Notes / mestablestates / xilinx_metastable_considerations.pdf
3.www.cse.wustl.edu/ ~ fred / CLASSES/463FA03/Metastability.pdf

 

[rakeshnunna]

Čau,

Pat ja tiem izveidot un turēt laiku nav izpildīti, metastability var occur.So mums ir jāpārliecinās, ka mēs dont pārkāpj izveidot un turēt reizes.

sveicieni

 

[anilkumarv]

Jūs varat atsaukties uz šādu doc par metastability.
Atvainojiet, bet jums ir nepieciešams autorizēties, lai skatītu šo pielikumu