man palīdzēt!

[liu_uestc]

ieejas signāliem, b, cd, ir unrelative; izejas signāls enosc ir reģistrs mainīgais lielums;
ja vai b 's posedge nāk, mēs noteikti enosc viens, ja c ir negedge nāk mēs noteikti enosc
zero.else mēs glabājam enosc unchange;

kas var sniegt man kodu Verilog?

šeit ir mana sākuma kodu, bet tā nevar apmierināt manu prasību

vienmēr @ (posedge vai posedge b vai negedge c vai negedge d)
sākt
ja (a == 1) enosc <= 1;
elseif (b == 1) enosc <= 1;
elseif (c == 0) enosc <= 1;
elseif (d == 0) enosc <= 0;
cits enosc <= enosc;
beigās / / jo notikums negedge d nevar mainīt enosc dažreiz, bet tas ir jāmaina
enosc līdz 0, everytime, kā mainīt ?????

 

[GLISS]

First off,
Kods:

vienmēr @ (posedge vai posedge b vai negedge c vai negedge d)

 

[smxx]

Sveiki
Šādā gadījumā man biti (par katru switchs valsts), kas
baits un tad es izmantot pārejas gadījumu komandu.

slēdzis (taustiņi) (
gadījumā 0: pauze;
gadījumā 1 :.....

)