LVS ciparu dizains

[yuguo]

Es esmu projektēšana jauktas signāla ķēdes
ciparu daļa ir īstenota, izmantojot Verilog, sintezētas ar DC un backend tiek darīts ar SOC sastapties, tagad problēma ir kā to izdarīt LVS

Standarta šūnu pārdevēja dod mums CDL failu LVS, kurā tā nosaka izmērus tranzistori un to savienojumiem, bet, izmantojot vienkāršotas PVO / NMOS modelis faili (nevar strādāt ar Spectre / SPICE, tikai parādīt tranzistoru izmērus).
Man ir GDS failu un arī Verilog pirmkods, vai ir kāds zina, kā izmantot CDL failu paredzēta kā "LVS netlist" par LVS?BTW, es lietoju Calibre.

Paldies un visiem sugguestion ir appreicated.

 

[zhongdg]

Šķiet, ka jums ir nepieciešams, lai jūs kalibru pārvērst Verilog netlist ar CDL failus un rakstīt failā, kas ietver digitālās netlist un analog netlist.Tad jūs varat palaist LVS.

 

[yuguo]

Paldies par šāda veida palīdzību ~ ~ ~

zhongdg rakstīja:

Šķiet, ka jums ir nepieciešams, lai jūs kalibru pārvērst Verilog netlist ar CDL failus un rakstīt failā, kas ietver digitālās netlist un analog netlist.
Tad jūs varat palaist LVS.

 

[layoutmaster]

I guess zhongdg ir taisnība.Skatīt nākamajā lappusē.

http://64.233.169.104/search?q=cache:KKoz8vDjbEAJ:asic.austriamicrosystems.com/hitkit/hk370/calibre_verification_flow/calibre_verification.html CDL LVS&hl=es&ct=clnk&cd=1&gl=arHope this helps