LDNMOS ESD uzlabot?

[mark_nctu]

Mana IC izmanto atvērt iztukšošanas LDNMOS izvadam. Vout.max ir 20V un galvenā ķēde ir 5V sistēma. ESD testēšana neizdoties, ja OUT-VCC + un OUT-VSS + zapped (tikai 500V). Kā uzlabot ESD? Paldies

 

[IanP]

Pievienojiet divvirzienu īslaicīgas sprieguma slāpētājs (≈ + /-30V), starp produkciju un 0V ..

 

[shrbht]

ir tā, ka iespējams integrēt SCR struktūru LDNMOS?

 

[DoctorProf]

Vai jums ir kāda aizsardzība šobrīd izejas? Ja nē, tad tas izklausās LDNMOS nevar sevi aizsargāt. Jums būs nepieciešams pievienot aizsardzība. Kā vēl vienam cilvēkam ieteica jūs varētu pievienot skava (ti, SCR) par aizplūšanu, bet, ja jūs zināt informāciju par procesu, jums var būt liegta iespēja desgin SCR pirmā reize, kad būtu pareizais sprūda un saimniecības spriegumu. Jūs varētu redzēt, ja process, jūs lietojat, ir jebkura augstsprieguma diožu, ka dalījums ir augstāka nekā darba spriegums ir spriegums, bet zemāka nekā LDNMOS. Jūs varētu lielums diode ir pietiekami liela, lai panāktu vajadzīgo ESD pašreizējo un nodrošināt pietiekami zema pretestība, lai spriegums nav iegūt pārāk liels un rada LDNMOS uz sadalījumu. Jūs varētu mēģināt balastēšanas izvades ierīci, ievietojot poli rezistors katrā aizplūšanu pirkstu ierīci. Tas ir labākais, mums lielāko poli rezistoru vari atļauties (no Rdson viedokļa). Padarīt platums katra pirksta nelieli un tiem pirkstiem un paralēli kombinācija rezistori daudz ļaus lielāku vērtību par katru pirkstu. Hope this helps. Dr Prof