Layout: jebkurš risks, izvirzīti divi w <<L tranzistors tuvu?

X

xun36

Guest
Hi,

Man ir divi vai vairāki tranzistori ar W = 0,5 L = 50.Es gribu, lai tās izkārtojumu pa vienam jāsaskaņo to garuma.Bet šajā gadījumā MOS kanāliem divu izpaužas ļoti tuvu.Vai pastāv risks?Tāpat kā vārtu maina Nwell uz Ptype un veikt īsu inbetween divi N kanālu?

Paldies.
<img src="http://images.elektroda.net/7_1234516935_thumb.jpg" border="0" alt="Layout: Any risk put two w<<L transistor close?" title="Izkārtojums: jebkurš risks, izvirzīti divi w <<L tranzistors tuvu?"/>
 
Es domāju, ka tas atkarīgs no Kongo Demokrātiskās Republikas likums jums tiek izmantoti.

 
Tātad, tu domā, ja KDR ir tīra, tai jāstrādā ...?

aznsj rakstīja:

Es domāju, ka tas atkarīgs no Kongo Demokrātiskās Republikas likums jums tiek izmantoti.
 
hi,

Ko es ierosinu, ir, ja jūs vēlaties, lai tur divas tranzistors tuvumā alinged ar chennel garuma, tad jums ir organizēt, piemēram, infrunt avota viens tranzistors ir jābūt aizplūšanu citas tranzistors.

Priekšrocības, tas ir, ja abi tranzistori ir vienlaicīgi kārtējā virzienā, gan Txs ir apgrieztā direciton tik possiblity ir mazāk.

Ļaujiet man zināt citu suggesion par šo.

 
es varēju zināt, ko tu domā ar L un W
platums vienmēr būtu lielāks par garumu
Es nevarēju saprast

__sree

 
MOS W nav nepieciešams būt lielāks par L.

Viens piemērs lielā kanāla garums ir, ja vēlaties izveidot vienkāršu RC kavēšanās, izmantojot MOS jo Triode / lineāra reģionā.Lai izveidotu palielināt R, jūs padarītu kanāla garums ilgāk.

 
Ja dizainparaugu noteikumus teic, ka tas ir labi, tad tas ir labi.

Ir lauks implantu visu virsmu nwell.Tāpēc ir ļoti grūti invertcukura jomās starp tranzistori un izveidot kanālu starp divām blakus tranzistori.

Es pievienot, ja jūs darbojas viens tranzistors ar pārāk lielu spriegumu vai salauzt to uz leju, tas ietekmēs visus tranzistora blakus tai.

 
Es redzēju dažas, kur dizaina noteikums teikt attālums starp diviem tranzistoriem vismaz 3 4L

__sree

 
KDR to pašu teikt, ka tas strādā ar jebkuru problēmu, bet kopumā rūpniecības visas ir nenāks ar precīzu KDR noteikumiem, nozīmē, ka tie izvirzīti atstarpes starp tiem vairāk nekā noteikts DM, lai iegūtu labāku kvalitāti un labāku ražu.bet šajā gadījumā tas nav iespējams, jo jaunākās tehnoloģijas, jo tehnoloģija ir ierobežota ar poli piķi, ti, u ir vieta tranzistori uz norādīto vietu tikai

 
Kā ievietojis pirms ir lauks implantu starp.Ja ir poli stieple virs lauka oksīds, bet starp abiem ilgs (L>> W), MOS tas varētu radīt kanālu.Ierīce ir parazitāras lauks oksīda MOS, kas ir slieksnis spriegumu tipisks pārsniedz maksimālo spriegumu.Bet zem sliekšņa spriegums subthreshold pašreizējā varētu ietekmēt ļoti zemo diffusions, kas prasa augstu accurcay.Izvieto tā, lai apturētu P izplatīšana, kas ir savienots ar NWELL.

Augstsprieguma IC's ir daudz kritiskāks ja dažas ierīces ir darba spriegums pārsniedz zemsprieguma laukā oksīda robežvērtības.

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top