laika simulācijas laikā FPGA dizains plūsma

[atlikt]

Mana izpratne ir tāda, ka laika simulācijas jādara uz šādu līmeni, lai FPGA projektēšanas procesā.

Post Synthesis (uzvedības)
Post Translation
Post kartogrammā
Post vieta un maršruts

Vai šī secība pareiza?Arī, ja nav izejas līmenis simulācijas piemērotas šo attēlu?

nekavējoties (aizkavēta ar tehnoloģiju)

 

[Ohh]

Es personīgi to laiku imitēšana pēc P & R.

 

[bibo1978]

Es parasti darīt divas simulācijas viens par RTL līmeni un citi post PAR tas ietaupa laiku

 

[dkk1980]

pēc PAR, ja visi laika ierobežojumiem ir izpildītas, tas ir nepieciešams laiks simulācija?

 

[saikat]

Engineers parasti ilgst grafiks simulācijas pēc P & R.
Izmantojiet apgalvojumus testa soli, lai noteiktu, vai laika parametri (piemēram, setup laikā, turiet laikā, protokols paramets (ja tādas ir!) Uc), ir izpildīts vai ne.

 

[dkk1980]

hi saikat
Paldies par atbildi.
Pēc PAR, izmantojot STA mēs varētu zināt, vai visas laika parametri (piemēram, setup, turiet laiku uc) ir izpildītas vai ne.
Pēc tam, kāda papildu informācija, mēs iegūtu, vadot laika simulācijas pēc PAR?

Pateicība

 

[bibo1978]

parasti PAR ir visas apgalvojumus vēl ja Jums ir saistīts ar ārējo komponentu papildus kavējuma laiku ir ieviests ar sistēmu, kas nevar izmērīt un ir jāievieš, izmantojot modeļus, jūsu ārējo komponentu un kavēšanos jūsu PCB.
Es tikai gribu atzīmēt, ka parasti PAR rezultāti ir neprecīzi attiecībā uz laika tas ir parasti 10% vai 10% (I nav redzējuši -10% daudz)

Ja esat konstatējis, ka jūsu PAR darbos naudas sods, bet reāls dizains nedarbojas naudas sods, visticamāk, tas ir tāpēc, ka daži pārkāpumiem (10 procentu kļūda) Jūsu kritiskās ceļš,
man ir atzīmēt, ka šī nav trivial problēmu atrisināt ( parasti jums ir vairāk nekā viens ceļš, kas var būt šo problēmu), no otras puses, ja Jums ir atvieglinātas laiku tad parasti savu kodu, visticamāk, izdoties bez kļūda faktisko īstenošanu, kā pirmo soli, es jums iesaku contraint ar dizains ar vairāk nekā 120% jūsu faktisko pulksteni ātruma, ja tā iet labi tad ir lielāka iespēja gūt panākumus uz īstenošanu, bet, ja Jūsu laika ierobežojumus, ir ierobežots un jūs vienkārši tikās ar jūsu Post PAR jūsu dizains, visticamāk, ka nespēj faktisko īstenošanu chipscope varētu palīdzēt, bet tas ir laika (man šķiet ļoti noderīgs instruments, ja Jums bija ļoti stingrajiem) TCU arī varētu palīdzēt, bet ir grūti īstenot.
Labu veiksmi