Lūdzu padomu par šādiem RAM dizainu!

[jeremylbt]

Atsaucoties uz pievienoto blokshēma dizains:<img src="http://www.freeimagehosting.net/uploads/52b8a7b804.jpg" border="0" alt="Please advise on the following RAM design!!!" title="Lūdzu padomu par šādiem RAM dizainu!"/>Vai mēs spējam sasniegt šādus soļus 1 pulksteni ciklā?

Dati no vienas ostas RAM un divējāda osta RAM tiek nolasa, pievieno un rakstīt rezultātu atpakaļ uz vienu ostu RAM visi 1 pulksteni ciklā.Tas ir iespējams?

Esmu modelētiem dizainu un no laika simulācijas šķiet iespējams.Es esmu nepareizi kaut kādā veidā?

Lūdzu padomu.Paldies.

 

[kvingle]

Jūs vienlaikus rakstveidā \ lasījums no vienas ostas RAM tas ir typo?
Es domāju, ka jums ir nomainīt etiķete Teķu šajā pic.
Es nedomāju, ka Jūs varat sasniegt to vienu pulksteni.
tāpēc, ka datus no RAM nāks par izlaides ostu pēc tam, kad pulksteni no kavēšanās ... un pēc tam, ka jūs paradis varētu saglabāt tādu pašu datu ram līdz nākamā CLK mala ...
normālu simulācijas nerādīs šo atšķirību, jo tā neuzskata dažādām raksturīgo kavēšanos reālo datortehnikas ..
mēģināt pastu un maršruta simulāciju.

 

[jeremylbt]

Paldies par jūsu atbildi.Skaitļi ir laballed kā paredzēts.Varbūt es nevajadzētu laist Rd / Wr adr vienotajā ostas ram.Būtu likts tikai "adr.

Anyway Es esmu palaist laiku simulācijas pēc post-un maršruta un modelēšanas rezultāti liecina, ka es varētu lasīt, pievienot un rakstīt uz to pašu adresi 1 pulksteni ciklā.Es nesaprotu, kāpēc, kā labi.