T
trashbox
Guest
Sveiki puiši, man ir divi jautājumi par PLL dizainu, lūdzu, iedodiet man jebkādus komentārus? 1.PLL nervozēt jautājums Es vēlos saņemt zemu nervozēt pulksteni ar robežās no 50MHz līdz 200MHz. Ir divas izvēles let VCO ir neliels pieaugums (pieaugums = Kvco = DF / DV) ar veidu metodes, piemēram, vairāku FV līkne, jo VCO troksnis ir proporcionāla Kvco. b) ļaut VCO oscilēt dubulto frekvenci (no 100MHz līdz 400MHz), un pēc tam izmantot dalītāju-by-2, lai iegūtu mērķa frekvenču diapazonā (no 50MHz līdz 200MHz). Priekšrocība ir: augstas frekvences ir mazāka absolūts nervozēt (pieņemsim, ka procenti = nervozēt / periods ir vienāds gandrīz pie zemas un augstas frekvences), signāls pēc div-2 ir mazāks nervozēt, ja div-2 nav introdule lielāku troksni. Trūkums ir VCO ir lielāks Kvco šo metodi. Es neesmu pārliecināts, kura metode ir labāka šajā gadījumā? 2.Power troksnis jautājums ir ļoti liels SOC sistēmu, piemēram, CPU vai GPU, digitālo daļas ieviesīs trokšņa analogos daļām veidu mehānismus, lai gan daudzas prasmes tika izmantoti kā aizsargs gredzenu. Mans jautājums ir: salīdzinot ar analogo MOS ir troksnis (siltuma troksni un kinoizrāde troksni) pati, kas ir dominējošais trokšņa avots, no digitālajām daļām troksnis vai MOS sevi analog daļās? Pateicoties ļoti daudz.