Kopējā Avots vienpakāpes pastiprinātājs ar PVO diode savienots Load

[20tech11]

Hi all, Vai kāds man pateikt, cik DC reakcija PVO diode savienots slodze NMOS vadītāja, dod VDD-Vth ja mēs nolaidība Subthreshold currrent un vairāk nekā VDD-Vth ja ņemam vērā subthreshold strāvu? Mans šaubu nav, piemēram, kad ieejas spriegums ir 0, NMOS ir izslēgta, bet izejas spriegums ir VDD-Vth! Kā tas būtu? Jo nav pašreizējā plūsma, kā Vout var būt VDD-Vth? Lūdzu pasakiet man ietekmi subthreshold kārtējā too! Paldies Vineeth

 

[erikl]

Mana šaubas ir, piemēram, kad ieejas spriegums ir 0, NMOS ir izslēgta, bet izejas spriegums ir VDD-Vth! Kā tas būtu? Jo nav pašreizējā plūsma, kā Vout var būt VDD-Vth?

"(Absolūti) nav strāvas plūsma" neeksistē īstenībā. Pēc savienojuma mezglā spriegums ir vēl VDD-Vth, pat ja strāva ir FA diapazonā panta 1.e-15 ≈ 6000 elektroni / s), jo PVO diode devēja pretestība «pretestība no ieslēgtos off NMOS.

Lūdzu pastāstiet man ietekmi subthreshold kārtējā too!

Lasīt grāmatas par analog dizains , piemēram, [COLOR = "blue"] [Allens / Holbergs] [/COLOR] "CMOS Analog Circuit Design" David M. [COLOR = "blue"] [Binkley] [/COLOR] "Kompromisus un tikai Analog CMOS dizains optimizācija" Behad [COLOR = "blue"] [Razavi] [/COLOR] "dizains Analog CMOS integrālajām shēmām"

 

[20tech11]

Hi Erikl, Thank you very much .. 1. Bet es nevaru saprast, kā tas var būt VDD-Vth. Ja tas ir VDD-Vth, th PVO ir ON un pilnīga inversija slānis būtu bijis izveidots. Jo Diode savienots pastiprinātāju, kā GATE (drenāžas spriegums gan NMOS un PVO) spriegums PVO sasniedz piektā ar 0 ieejas spriegums? Es esmu patiešām sajaukt, lai izskaidrotu darbību, ķēdes, kad 0

 

[erikl]

1. Bet es nevaru saprast, kā tas var būt VDD-Vth. Ja tas ir VDD-Vth, th PVO ir ON un pilnīga inversija slānis būtu bijis izveidots. Jo Diode savienots pastiprinātāju, kā GATE (drenāžas spriegums gan NMOS un PVO) spriegums PVO sasniedz piektā ar 0 ieejas spriegums? Es esmu patiešām sajaukt, lai izskaidrotu darbību, ķēdes, kad 0

 

[20tech11]

Hi, 2. Bet es esmu sajaukusi, kā izejas mezglā ir spriegums rodas, kad Vin = 0 .. Vai tas ir tāpēc, subthreshold pašreizējo? Vineeth.

Ja es jūs saprotu pareizi, jūs vēlaties, lai pētītu situāciju uz Vin = 0 (Vgs (NMOS) = 0). Šajā gadījumā, tur ir tikai noplūdes strāvas, izmantojot gan FETs. Diode-savienotas PVO tomēr nebūs (Vgs panta PVO) = ​​0), jo tās vārti ir saistīts ar tā aizplūšanu, tādējādi 0 ≤ VGS (PVO) ≤ Vth (PVO). VDD-Vth ir nav kritums PVO , bet spriegums pie kopējā mezgla punktā GND. Iemesls ir: | Vgs (PVO) |> Vgs (NMOS) = 0

 

[erikl]

Es esmu sajaukt kā izejas mezglā ir spriegums rodas, kad Vin = 0 .. Vai tas ir tāpēc, subthreshold pašreizējo?

Jā. Parasti sauc [es] noplūdes strāva [/i], lai VGS = 0, un [es] subthreshold strāvu [/I] par 0 ≤ Vgs ≤ Vth.

 

[talon]

Tāpēc man ir jautājums par šo topoloģiju. In Razavi tekstā Design Analog CMOS IC viņš pierāda, ka pieaugums ir proporcionāls attiecībai starp to pārnesumu spriegumu uz PVO uz NMOS. Av = | Vgs2 - Vth2 | / | Vgs1 - Vth1 | Bet tad viņš saka peļņa ir ~ gm1/gm2 kas nozīmē, pieaugums ir apgriezti proporcionāls iepriekš. Viņš atzīst, paradoksu, bet es nezinu, kāpēc tā notiek un ko tas nozīmē? Jebkurš domas?

 

[erikl]

Av = | Vgs2 - Vth2 | / | Vgs1 - Vth1 |

Iepriekšējo vienādojumu ( Razavi 's (3,35) manā izdevumā) nozīmē pareizi pielāgots W / L rādītāji gan tranzistoru un to μn / μp attiecību, kā arī, kaut Av = gm1/gm2 panta 3,36) Resp. (3,37) joprojām ir šīs attiecības. Es domāju, ka [man] Razavi [/I] ir Piemērs 3,3 un tās risinājums (tajā pašā lapā, zemāk) skaidro diezgan labi. Un šeit nāk math:

 

[talon]

Es saprotu jūsu math, bet vai jūs varat paskaidrot, kāpēc (3,35) liecina, Av = | Vgs2 - Vth2 | / | Vgs1 - Vth1 | bet Av ~ | Vgs1 - Vth1 | / | Vgs2 - Vth2 | no (3,36) un (3,37). Tas ir kā saka A = 1 / A.

 

[erikl]

Ja jūs izsekot manu math Kārtīgi jums vajadzētu saprast, ka divi vienādojumi ir konsekventāki: Draw sakni no pēdējā vienādojuma iepriekš norādīto un saņemt Razavi 's vienādojumu (3,33): [TEX] A_v ~ = ~ - \ sqrt {{{\ mu_n C_ { vērsis}} \ pār {\ mu_p C_ {vērsis}}} ~ \ cdot ~ {(W / L) _1 \ Izīrē (W / L) _2}} [/tex]