kombinatorisku cilpa

[EDA_hg81]

Es lietoju Xilinx ISE 9,1 programmas Spartan3.

Es saņēmu šādu ziņu: pēc signāla (-u) forma kombinatorisku sakaru līnijai:

POL_TEMP.

Ko tas nozīmē?

Paldies

 

[echo47]

Ka brīdinājumu nozīmē, ka jūsu dizains ir kombinatorisku loģika ar izvades barošana atpakaļ ievades, veidojot cilpas.Rezultāts parasti ir aizbīdni vai oscilatoru.Lielākā daļa FPGA dizaineri vēlas, lai izvairītos no tādas lietas, tāpēc sintēze rīks brīdina jums.