Kas ir vhdl atšķirība starp Verilog HDL un?

[tjr]

kāda ir vhdl atšķirība starp Verilog HDL un

 

[ssankurathri]

Sveiki
tie r kā c un c .programmēšana ir gandrīz similar.if ur iepazinušies ar Verilog, u var atrast vhdl ērti un otrādi
Priekā
skr

 

[dtparekh]

hello!
apmeklējums EDA forumu par FPGA / CPLD vai
apmeklējiet mājas lapā

http://www.angelfire.com/in/rajesh52/verilogvhdl.html [/ url]

 

[relqueseny]

Verilog un VHDL ir divas dažādas aparatūras apraksts valodā, ko izmanto mūsdienu nozares

 

[zharaa]

VHDL un Verilog ir valodas aparatūras dizains.
VHDL ir ADA pamatā, un Verilog ir C balstīta valoda.
Daži cilvēki atklāj, ka Verilog ir vieglāk iemācīties, bet citi atrast VHDL ir vairāk
spēcīgs, lai redzēt bi \ OTH valodas un izlemt, kurus vienu, lai uzzinātu: D
lai jums veicas

 

[tinoosh]

Verilog un VHDL abi ir hardware valodas, bet es domāju, ka Verilog ir vairāk piemērota zema līmeņa dizainu.

 

[pisoiu]

ftopic98387.html

/ Pisoiu