Kadence LVS Net-saraksts neskaidrības

[jasonmgeorge]

Es esmu, kam LVS problēmas īstenot vienkāršu pulsāciju carry "funkciju papildinātājs ar Cadence. Es esmu ēka 21-bit RCA, izmantojot pilnu papildinātājs un invertora standarta šūnu Man būvētas iepriekš. Man jau ir izmantojuši šīs šūnas citās dizainu, bez jautājumu. Kādu iemeslu dēļ ar RCA es saņemu "tīkla sarakstā neskaidrības atrisināja izlases atlases" daudziem maniem A un B ieguldījumiem, kas iekļaujas visu funkciju papildinātāji. termbad.out: T -1 in_a0 / in_a0? izkārtojumā in_a0 Terminal pieskaņo in_b0 termināls shematisks. T -1 in_b0 / in_b0? izkārtojumā in_b0 Terminal pieskaņo in_a0 termināls shematisks. utt .. Tīklus, šķiet, pareizi iegūti viedokli. Es esmu mēģinājis pārnešana izejvielas shēmas, kas joprojām rada tās pašas kļūdas ziņojumu. Pārnešana izejvielas shematisks, tomēr labot problēmu. Futbolists ir, ne visi to izejvielu jābūt samainīti (bits 0 ģenerē kļūdu, bet mazliet 4 nav). Esmu bijis velkot man matus pār šo stundām tagad. Vai kāds ir ideja, ko tas varētu liecināt?

 

[bala_EE]

Pēc radot iegūta skatu, atveriet iegūst viedokli un palaist LVS dialoglodziņā noklikšķiniet uz kļūdas. Jauna atvērts dialoglodziņš, kurā kļūdas, kas radušās. Par katru kļūdu, jūs varat redzēt tīkli izcelta dzeltenā krāsā, kas iegūti viedokli. Pārbaudīt šīs uzsvēra tīklus izkārtojumu un shematisks, lai savienojumu kļūdas. Cerams, ka jūs varat izdomāt savu kļūdas.

 

[jasonmgeorge]

Šķiet, ka problēma ir ar simetriju. Tā kā A un B ķēdes ir līdzvērtīgi manu pilnīgu funkciju papildinātājs dizaina centos pievienojot invertoru līnija, kas atrisina kļūdu. Es esmu skaidrs, kāpēc man nav bijusi problēma ar šo pirms, tomēr. Any ideas?

 

[bala_EE]

I dont saprast, ko tu domā šeit simetriju un "A un B shēmas ir ekvivalents". Iespējams, ka es pārpratis, ko jums nozīmē. Vai jūs, lūdzu, vairāk aprakstošs?

 

[jasonmgeorge]

Nav pārliecināts, vai tas būs salasāms, bet uzvilkt un velciet uz leju tīkli manu pilnīgu papildinātājs ir simetriskas. Šajā projektēšanas un B ieejas ir līdzvērtīgi. [Url = http://images.elektroda.net/47_1287457763.jpg]

[/url]

 

[bala_EE]

I dont saprast vienu lietu šeit. Jūs sakāt, ka tā 21 bitu RCA. Bet jums ir vienu bitu ievade un B. Kā tas darbojas? Shouldn't ieejas A un B ir 21 bitu izejvielas?

 

[jasonmgeorge]

I ievietojis pilnu papildinātājs shematisks jo tas izceļ simetrijas pāri un B ieejas. Ir 21-bit RCA shematisks nodarbina maiņstrāvu loģiku. [Url = http://images.elektroda.net/76_1287554316.png]

[/url] Piezīme pārveidotāja izejas pievieno mazliet 0 pārtraukums simetrija. Šī labo LVS kļūda, ka mazliet stāvoklī, tomēr pārējo 20 biti joprojām atrisina izlases kārtībā.

 

[jasonmgeorge]

Izrādās problēma bija ar grozījumiem, ka kāds cits bija, lai NCSU dizaina komplektu (un ne shēma vai rīku).