Kad izmantot temp mainīgo pār signāla VHDL

[BlackHelicopter]

Kad kāds izmantot temp mainīgo pār signāla VHDL? In VHDL Es parasti attēlu signālu kā vadu savieno divus punktus kopā (tas ir precīzi?), Kāda būtu interpretācija būt temp mainīga un kad jūs izmantojat to pa signālu?

 

[TrickyDicky]

Tas nāks uz leju, lai cilvēku gaumēm, kodēšanas stilus un reliģiskās ideālus. Ņemot vērā Jūsu jautājumu, es pieņemu, jūs saprotat atšķirību starp abiem (ti signāla atjaunināto kad process nākamajai aptur, mainīgie atjaunināts uzreiz). Ir divi galvenie kodēšanas stilus es nodarbina. Pirmais ir izmantot mainīgos, lai pievienotu skaidrību reģistriem. Tāpēc uzskatu šo kodu (es zinu, tā diezgan vienkāršs, bet es ceru, ka jums koncepciju) [kods] signāls: neparakstīta (7 downto 0); process (CLK) sākt ja rising_edge (CLK), tad - vai papildinājumu ar piesātinājums loģika ja ('0 'un x) + ('0' un y)> 255, tad

 

[FvM]

Vispārīgāka piemērošana mainīgie ir kaskādes darbības, piemēram, zem

 process (CLK) mainīgs: neparakstīts [7 downto 0]; sākt ja rising_edge (CLK), tad: =; ja tad: = 1; beigas ja, ja tad: =; beidzas, ja; sig1

 

[TrickyDicky]

Ir daži cilvēki, kas ražo pilnu dizainu programmatūras stilā: kā šis puisis: [url = http://myplace.frontier.com/ ~ miketreseler /] Maika Treseler mapē [/url] Tas ir ļoti progresīvu stilu un jums tiešām ir jāzina, ko tu dari (bet tas izskatās daudz vairāk, piemēram, programmatūra).

 

[permute]

Man ir tendence izmantot signālus, ja iespējams. Galvenokārt tāpēc, ka signāli ir jāizlieto dizainu, un tas arī ļauj katram loģiski porcija kādā procesā jāaplūko atsevišķi. Ik reizi, kad es esmu izmantojis signāla ārpus šo, es esmu vienmēr beidzās izsekot loģika kļūda, kuras rezultātā no tā. Kas teica, mainīgos lielumus var izmantot ļoti veiksmīgi dažiem specifiskiem pasākumiem. Viņi arī piespiest starpposma signāli ir vietējā uz procesu, un var izraisīt ievērojami ātrāk simulācijas dažām simulatori. kā saistītais kodu, man nav tiešām patīk tas, kā parādīts attēlā. Nekonsekventa robojums ir kaitinošas. Procedūras gandrīz nekad neko pievienot vairāk nekā tikai vienkāršu komentāru.

 

[BlackHelicopter]

Liels paldies TrickyDicky, FVM, un arī apmainīt, piemēri un skaidrojumi patiešām palīdzēt. Tas noteikti pazustu daudz neskaidrību. Paldies [COLOR = "Silver"]. [SIZE = 1] ---------- Post pievieno 04:47 ---------- Iepriekšējais amats bija 03:40 --- ------- [/SIZE] [/COLOR]

[kods] signāls: neparakstīta (7 downto 0); process (CLK) sākt ja rising_edge (CLK), tad - vai Turklāt ar piesātināta loģika, ja ('0 'un x) + ('0' un y)> 255, tad 255? Es esmu guessing es esmu missing something. (Es zinu, nav nekāda sakara ar manu sākotnējo jautājumu, taču nācās jautāt).

 

[FvM]

jo neparakstīts (7 downto 0), kāpēc neizmantot x + y> 255 vietā panta '0 'un x) + ('0' un y)> 255?

rezultāts pievienojot divus 8 bit neparakstīta skaits joprojām ir 8 bitu lieluma. Tas nevar būt> 255. Jums jāpaplašina vismaz vienu addend pirms perfoming pievienošanu, lai iegūtu 9 bitu rezultātu.