Kļūda: Node instance "U1" instantiates nedefinētas

[YeeDeeAii]

Šī ir sadaļa Esmu bijis problēmas ar:
BIBLIOTĒKA IEEE;
IZMANTOŠANA IEEE.STD_LOGIC_1164.ALL;
IZMANTOŠANA IEEE.STD_LOGIC_UNSIGNED.ALL;STRUKTŪRVIENĪBAS NoteTabs IS
PORT (CLK: IN STD_LOGIC;
ToneIndex: OUT STD_LOGIC_VECTOR (3 DOWNTO 0));
END;

NoteTabs ARHITEKTŪRAS viens
DETAĻAS MUSIC
PORT (adrese: IN STD_LOGIC_VECTOR (7 DOWNTO 0);
inclock: IN STD_LOGIC;
q: OUT STD_LOGIC_VECTOR (3 DOWNTO 0));
END detaļas;

SIGNAL Counter: STD_LOGIC_VECTOR (7 DOWNTO 0);BEGIN
CNT8: PROCESS (CLK, Counter)
BEGIN
IF Counter = 138 THEN Counter <= "00000000";
ELSIF (clk'EVENT UN CLK = "1"), tad skaitītājs <= Counter 1, END IF;
END PROCESS;U1: MUSIC PORT MAP (adrese => Counter, q => ToneIndex, inclock => CLK);
END;, Apkopojot, man tika dota šī kļūda:

Kļūda: Mezgls, piemēram "U1" instantiates nedefinētiem iestāde "Music"Bet componet "mūzika" ir labi tur!Es esmu patiešām sajaukt un donno kur sākt.

 

[shnain]

Hi,

Kur ir MUSIC arhitektūras apraksts?

Jūsu,
Teica.

 

[YeeDeeAii]

Man nav gluži saprast?"Mūzika" ir tikai daļa?Tikai uzņēmumam, var būt osta nodibināt?

Esmu meklējāt vēl viens piemērs:

bibliotēkas IEEE;
izmantot IEEE.STD_LOGIC_1164.all;

vienība MUX2 ir
osta (SEL, A, B: ar STD_LOGIC;
F: no STD_LOGIC);
beigās;

arhitektūra STRUKTŪRA no MUX2 ir

komponents INV
osta jo STD_LOGIC;
F: no STD_LOGIC);
beigu komponents;

komponents Aoi
osta (A, B, C, D: jo STD_LOGIC;
F: no STD_LOGIC);
beigu komponents;

signāls SELB: STD_LOGIC;

sākt
G1: INV osta karte (SEL, SELB);
G2: Aoi osta karte (SEL,, SELB, B, F);
beigās;

Un šī runns ok

 

[YeeDeeAii]

Problēmas atrisinātas!

Kādu iemeslu dēļ, es esmu svītrots failu, kas nosaka uzņēmumam, bet es aizmirsu par to.Still, paldies par palīdzību!