Kļūda imitē Verilog-failu Hspice

J

Johnson

Guest
Es centos, lai modelētu izlases Verilog-failu Hspice, bet es dabūju šo kļūdu.HSP_CML_CACHE ir vērsta uz c: \ EDA \ CML \
Ko tas nozīmē un kā es varu salabot?

** Kļūda **
Laikā Verilog-Device apstrāde:
CML fails neeksistē
"C: \ EDA \ CML \ 1,46 \ c \ \ eda \ synopsys \ hspice_a-2007,09 \ demo \ hspice \ veriloga \ \ lib.win32 \ biterrorrate.cml"

 
Kad HSPICE Verilog-kompilators darbojas tā veic Verilog-A avots un rada apkopota veidā, ko sauc sastāda modulis bibliotēka (CML) failu.Tas ir DLL, kas vēlāk izpaužas piekrauts ar HSPICE.

Sistēma saka CML failu neeksistē tāpēc tas, visticamāk, ka biterrorrate.va nespēja sastādīt kādu iemeslu dēļ.Tā kā šis ir piemērs, es domāju, varbūt jums nav hspiceva licence?vai ir problēmas ar instalēšanu.

Meklējiet lis failu un / vai Val failu (pēdējais ir Verilog-tikai log fails).Kas var dot jums dažus pavediens par to, kāpēc tas neizdevās izlīdzināties.

Patrick

 
paldies, es redzēju Val failu, tas bija licence problēma!

 
Čau, Man ir tāda pati problēma.Kā rīkoties ar to?un kas ir "HSP-vacomp" LIC?Kā to atrisināt?

Paldies!
Laba vēlējumiem

 

Welcome to EDABoard.com

Sponsor

Back
Top