Kāpēc ir 1,2, 2,5 un 3.3V izmanto Xilinx FPGA?

[VLSI_CHE]

Es gribu zināt, kas par ko ir 1.2,2.5 un 3.3V noderīgs FPGA.

 

[mrflibble]

Saskarne ar ārējo loģiku standarta ar spriegumu?

 

[sanju_]

Šajā izmanto saskarnes ārējo izskatu, kā mrflibble teica ... in Xilinx FPGA to ir dažādas bankas katra banka ir dažādi spriegumi piemēram, Spartan-6 bank-0 un banku-2 ir 2.5V, banka-123 ir 1.5V dažas bankas ir 3.3V.

 

[FvM]

Visas matricas ir nepieciešams vismaz zema kodols sprieguma (piemēram, 1,2 V) un augstu auxilary un IO spriegums (piemēram, 2,5 vai 3,3 V). IO sprieguma piegādes prasīti saskaņā ar pieteikumu, un tiem jāpievieno, ja tas jau nav klāt pamata FPGA piedāvājumu, piemēram 3,3 V vispārējo loģiku, 2.5 LVDS, 1,8 vai V 1,5 V RAM saskarnes. Kā teica, jums ir izvēlēties barošanas spriegumu, lai katrā bankā IO pins. Vienkāršu dizainu var izmantot vienotu barošanas spriegumu, lai visiem ISP, parasti 2,5 vai 3,3 V.