Kā uzlabot zonu jaudas un šūnas kavēšanās standarta?

[V]

hi ....................
var jebkurā ķermeņa man pateikt, ka, kā es varu uzlabot platība jaudu un flops kavēšanās standarta šūnu, piemēram, Flip un slēgmehānismi.un kādi ISS responsebilities standarta šūnu bibliotēku attīstības inženieris.
PLZ palīdziet man

 

[vlsi_whiz]

Nu, standarta šūnu balstītas dizains, šūnas izmēri standarta ir noteikta.Piemēram, standarta šūnu invertora būs šūnu 12λ platumu un šūnu augstums 20λ.Jūs nevarat pārsniegt šos noteikumus.Tie ir izstrādāti tādā veidā, lai samazinātu jomā, kā arī kavēšanos.Tā platība ir minimāla, kavēšanās arī izpaužas samazināts, jo mazāk metāla, ko izmanto savieno.Tātad, platība un kavēšanās problēmas ir rūpēsies.

Attiecībā uz konkrētu tehnoloģiju, enerģijas patēriņš būs zināms.Kā jūs zināt, kas CMOS ckts, galvenais enerģijas patēriņš ir Dynamic elektroenerģijas patēriņu.Bet jums arī ir jāņem vērā noplūdi spēku un citiem faktoriem.

Kopumā standarta šūnu balstītas dizains lieto, lai samazinātu jomā dizainu, kā arī dizaina atkārtotai izmantošanai.Tas padara fiziskā projektēšanas daļā mikroshēmu dizainu vieglāku un arī samazināt laiku līdz tirgum.Turklāt, tā kā šūnu bibliotēkas sniedz izgatavošana mājām, kad dizains tiek veikta, izmantojot šo bibliotēku, ir nepieciešams viņus mazākā laiks, lai īstenotu uz silīcijs un arī visi parametri jau ir zināmi.

 

[V]

Thnak jūs ļoti daudz atbildes ....
ko es saprotu ir tas, ka mēs varam samazināt kavēšanos līdz minimumam samazinot platība, un enerģijas patēriņu, reducecing barošanas spriegums un slodzes kapacitātes.Bet vissvarīgākais optimizācija, joprojām nav izdarīts .......... laiks PLZ man pastāstīt, kā es varu kontrolēt setup laikā būt laiks, strāvas pieauguma laiks, samazinās laiks, lai izpildītu īpašu specifikāciju attiecībā uz slēgmehānismu un fipflops .

thakyou
Sveicieni
vēsta PC

 

[tarkyss]

uzstādīšanas laikā turiet laiks ir bezjēdzīgas normālai standarta šūnu,
kas jums ir jāapsver, ir izplatīšanās kavējuma, izlaides pieauguma laiku un samazināsies laiks, varat pielāgot w / l tranzistori, ķēdes struktūru un samazinātu iekšējo uzgali, lai optimizētu tos.
Jūs varat atsauce Digital integrālajām shēmām
Dizaina plānu (Senond Edition)

 

[V]

Hi All .........
Thankyou ļoti daudz atbildes ........?
Man ir izstrādāt standarta šūnu bibliotēka un i dont HV daudz pieredzes, lai es vajadzīga palīdzība no jums cilvēki.
pieņemsim, ka i HV izstrādāt shēma flip-flop šūnu tā, kādi ir lietas, ko es "ll HV, kas jāpatur prātā un ko r īpaši apsvērumi.

sagaida palīdzību no ur pusē

uz
vēsta PC

 

[jackson_peng]

Vienmēr saglabā šūnu raksturojums, kā pēdējo līdzekli.

Bibliotēka pārdevējs vienmēr var darīt labāk nekā jūs, pat ja parametrs ir diezgan konservatīvs, ja procesa pārkāpumu un ražu.

blakus šiem figurs iegūst no vairāk nekā SPICE rīkiem, bet tiešām mikroshēmā testa rezultātu.

 

[FOM]

Quote:

Vienmēr saglabā šūnu raksturojums, kā pēdējo līdzekli.Bibliotēka pārdevējs vienmēr var darīt labāk nekā jūs, pat ja parametrs ir diezgan konservatīvs, ja procesa pārkāpumu un ražu.

 

[deh_fuhrer]

vlsi_whiz rakstīja:

Nu, standarta šūnu balstītas dizains, standarta šūnu izmēri ir noteikti.
Piemēram, standarta šūnu invertora būs šūnu 12λ platumu un šūnu augstums 20λ.
Jūs nevarat pārsniegt šos noteikumus.

 

[kumar_eee]

Ciktāl es zinu, šūnu augstums std.cell Lib nosaka un šūnas platums var mainīties ..

In Lib pati ir daudz šķirņu.
Piemēram:
High Speed
Augsta blīvuma
High perfomance, piemēram, ka.

 

[SRP]

ir jūsu jautājums tikai par ķēžu konstrukcijas vai jūs vēlaties zināt fizisko esign aspektu pārāk ....