Kā rīkoties sistēmu projektēšanas un dekodēšana pārbaudi video?

E

eexuke

Guest
Hi,
Es gribu darīt sistēmu izstrādi un pārbaudi video dekodēšanas sistēma.Kā es varu sākt no nulles?Jebkura informations, tīmekļa vietnes vai grāmatas iesaka?I nolemj izmantot SystemVerilog veikt šo uzdevumu, kā jūs domājat?

Liels paldies jau iepriekš!

 
Sistēmas Verilog !!!!!Jūs plānojat, lai kopsavilkuma vai tikai sistēmas projektēšanas un modelēšanas ..

rgds
Pēdējo reizi laboja eda_wiz gada 6 Apr 2006 16:07; rediģēts 1 reizi kopā

 
jebkura simulators pilnībā atbalsta sistēmas Verilog tagad?IMHO, pirms ir šāds simulators, ir grūti izmantot systemverilog kā pārbaudes langurage.

 
Es tikai gribu darīt sistēmas simulāciju.Par sintēze, es gribētu izmantot Verilog.Esmu dzirdējis VCS 7.0 vai Modelsim 6,0 atbalsta systemverilog, ir tas, ka taisnība?

 
eexuke rakstīja:

Es tikai gribu darīt sistēmas simulāciju.
Par sintēze, es gribētu izmantot Verilog.
Esmu dzirdējis VCS 7.0 vai Modelsim 6,0 atbalsta systemverilog, ir tas, ka taisnība?
 
tikai sistēmas modelēšana un pārbaudes u var izmantot sistēmas c.

 
eexuke rakstīja:

Hi,

Es gribu darīt sistēmu izstrādi un pārbaudi video dekodēšanas sistēma.
Kā es varu sākt no nulles?
Jebkura informations, tīmekļa vietnes vai grāmatas iesaka?
I nolemj izmantot SystemVerilog veikt šo uzdevumu, kā jūs domājat?Liels paldies jau iepriekš!
 
bluebyte rakstīja:eexuke rakstīja:

Hi,

Es gribu darīt sistēmu izstrādi un pārbaudi video dekodēšanas sistēma.
Kā es varu sākt no nulles?
Jebkura informations, tīmekļa vietnes vai grāmatas iesaka?
I nolemj izmantot SystemVerilog veikt šo uzdevumu, kā jūs domājat?Liels paldies jau iepriekš!
 
IIT varētu būt laba ideja, lai izmantotu sverilog dizaina un systemc pārbaudes.

 
SystemVerilog nav intendeed jāizmanto sistēmas līmeņa modelēšanu.
SystemC ir valoda jums.Jums nav nepieciešama dārga instrumenti sākums (Daži C atkļūdotājs un vilnim skatītājs ir pietiekami).
Ja jūs runājat par H.264 dekoders:
- Sākt ar esošo JM atsaucoties SW ir OK.Jums ir nepieciešams rearange šo (vai pārrakstīt C , lai izvairītos no C / SystemC sajaukšanas), lai tās skaidri atdala funkcijām un to profilu, lai palīdzētu jums izlemt par HW / SW sadalīšanu.
- Pēc tam jums ir nepieciešams, lai lemtu par saskarnēm starp HW moduļus, lai SystemC ietinēji apkārt esošo C klases (ja iespējams, vienkāršotā uzturēšana 2 modeļiem) un imoplement tās saskarnēm (lietošanas aproximate laika modelēšana).Ievērojiet, ka C modelis ir zelta Jūsu SystemC modeli visu laiku, un abas no tām ir jāturpina.
- Veikt vairākus iterrations jo SystemC līdz atrodat Arhitektūras kuri atbilst Jūsu vajadzībām.Izstrādāt firmware paralēli (jums nav nepieciešams izvēlēties tieši kuras iegulti procesors jums izmantot vēl, izņemot, ja jūs dodaties ar dažas fancy stuff tāpat Tensilica / Arc)
- Ja SystemC modelis ir stabils tu varētu sākt ar HDL writting.Ja jums ir NC-Verilog un NC-systemc licencēm jūs varētu vienkārši aizstāt jebkurš modulis jūsu SystemC modelis ar Verilog un tas darbosies (SystemC-Verilog sadarbības modelēšana).Ievērojiet, ka jums nav nepieciešams būt atsevišķs bloks līmeņa testa vidē, kas ir liels ieguvums.Yor SystemC modelis paliek zelta jūsu SystemC-Verilog sadarbības simulācijas visu laiku.
- Pirms doties uz FPGA prototipu veiktu vārtu līmeņa (pēc sintēzes simulācijas jūsu SystemC vidi)
- Izstrādāt piemērotus pasūtījuma FPGA platformas

 
Es ļoti piekrītu Andromeda.

SystemC ir pareizā izvēle.

SystemC palīdzēs konstrukcijas ir ātri slēgšanas daudz.

Pēc tam, kad konstrukcija ir stabila, pārveidojot to Verilog ir vienkārša.

 
Systemverilog ir laba izvēle.
Jūs varētu darīt, sistēmu projektēšanas un pārbaudes, izmantojot to.
Un arī jūs varētu darīt RTL kodēšanai izmanto.

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top