Kā mēs varam pāriet decimālo vērtību modulī Verilog

[appu1985]

Man vajag iziet vērtību o.o1 modulim un tas izpaužas jāreizina ar dažas vērtības iekšā. Tagad, ja idefine to kā parametrs tas nav get īstenoti. ko darīt.

 

[imon]

Es pieņemu, jūs mēģināt uzrakstīt * uzvedība * modeli, ne RTL. Vai jūs mēģināt deklarēt mainīgo / parametru reālo tipu, un piešķir 0,01 uz to "sākotnējo" bloku?

 

[appu1985]

ja es gribu rakstīt synthesizable kodu, tad wat ir nepieciešams

 

[echo47]

In Verilog, piemēram, 0,01 vērtība tiek saukta par "reālu". In perfect pasaulē Verilog parametrs var reāls, tomēr piesargāties ka daudzas programmatūras rīki, it īpaši sintēze instrumentus, ir ierobežotas atbalsts par reālu. Kuras Verilog kompilators jūs lietojat?

 

[appu1985]

Es, izmantojot Xilinx ISE 9,1 var reālu parametru sintezēt un peforming operaions kā Multiply, pievienot, sub izpētei, skatiet veic vienkārši, izmantojot operatoru vai mums ir nepieciešams īstenot peldošā komata arithmatic.

 

[echo47]

Nē, XST (ABL sintezatoru 9,1 ISE), nav sintezēt Verilog "reālu" aritmētisko. Varbūt nākotnē versiju. Tas ir netīrs lieta darīt ierīci, kas nav peldošā komata math aparatūru. ISE ietver konfigurējamu peldošā komata aritmētika core. Varbūt jūs varat izmantot to. Atvērt Core Generator projektu un meklēt ar "Math funkcijas". http://www.xilinx.com/xlnx/xebiz/designResources/ip_product_details.jsp?key=FLOATING_PT Vai varbūt jūs varat pārveidot savu algoritmu, lai izmantotu veselo skaitļu aritmētika. Rezultāti būs daudz mazāki, un varbūt ātrāk, nekā izmantojot peldošo komatu kodoliem.

 

[kishore2k4]

Varbūt varat mēģināt izmantot fiksēto punktu aritmētiskā. Ja jūs tiešām interesē Hardware Arithemetic shēmām ļaujiet man tieši jums grāmatu ar nosaukumu "Sintēze aritmētiskās shēmām - FPGA, ASIC un iegulto sistēmu jomā", tā ir viena elle no visaptverošu grāmatu par hardware numuru crunching, es esmu vidū aizpildot to un esmu patiešām bauda to.

 

[appu1985]

var u sniegt man ebook par to pls