Kā mērīt digitālo PLL parametriem

[jnaneshm]

Čau, Es esmu darot projekta ADPLL (visiem ciparu PLL). Es esmu uzrakstījis VHDL kodu un sintezētas to FPGA, bet man ir nepieciešams zināt, vai tas ir iespējams mērīt parametrus, piemēram, nervozēt utt par visiem ciparu PLL. Ja tā, kā to var izdarīt?