Kā izveidot lielu, līdz atmiņas struktūras (piemēram, 68000)

[yuenkit]

Sveiki

Kā izveidot lielo beidzās atmiņa struktūra (piemēram, 68000), izmantojot Verilog?

mans minējums būtu
reg [07:00] atm [0:1023] [0:01]