E
EDA_hg81
Guest
Es esmu domājām Režisors maršruta ierobežojumus, kā sekot ģenerē RLOC uc ierobežojumi vai tas rada FPGA redaktors?
Man vajadzētu ietvert visus tos savu kodu izmantošanu?
Kods:
pastāvīga drtFOO_K1_RIGHT: string: =
"(2; 1, -7! -1; 56.800, 42.552, 14, 90, 132, 35 13 0;!" Un
"-232, -1323, 25! 1, -4416, 784; 2! 2, 984, 1048; 0! 2, -3415, 51! 2, 3463, -323! 3; 160" &
"-93, 4, 87, 133, 12! 4; -3296, 416, 4, 84, 134, 19! 5; 3296, -688, 4, 87, 132)"!;
Man vajadzētu ietvert visus tos savu kodu izmantošanu?
Kods:
pastāvīga drtFOO_K1_RIGHT: string: =
"(2; 1, -7! -1; 56.800, 42.552, 14, 90, 132, 35 13 0;!" Un
"-232, -1323, 25! 1, -4416, 784; 2! 2, 984, 1048; 0! 2, -3415, 51! 2, 3463, -323! 3; 160" &
"-93, 4, 87, 133, 12! 4; -3296, 416, 4, 84, 134, 19! 5; 3296, -688, 4, 87, 132)"!;