A
AlexWan
Guest
Hi guys,
Es gribu pievienot dažas parametrs NC-Verilog.Piemēram,
ncverilog-f sim.vc sc =. / sim.dat.
" Sc =. / sim.dat" ir lietotājam parametrs.
Kāds man teica, ka ir dažas īpašas patentu tiesvedības apdrošināšanu par to.
Vai jūs varētu man pateikt detail informāciju vai ielīmējiet kādu piemēru?
Paldies
Es gribu pievienot dažas parametrs NC-Verilog.Piemēram,
ncverilog-f sim.vc sc =. / sim.dat.
" Sc =. / sim.dat" ir lietotājam parametrs.
Kāds man teica, ka ir dažas īpašas patentu tiesvedības apdrošināšanu par to.
Vai jūs varētu man pateikt detail informāciju vai ielīmējiet kādu piemēru?
Paldies