Kā ierobežot skenēšanas related signāli

C

Chico

Guest
Kā ierobežot saistītu signālu skenēšana, piemēram, "scan_test_mode, scan_enable" kad sintēze, "set_false_path" vai "set_dont_touch_network" vai abas vai citiem?Thanks a lot!

 
Čau,

Es domāju, ka jūs varat noteikt par šīm ideal_network, bet tas ir tikai ieteikums.

Labu veiksmi!

 
bet es domāju, ka tas vienmēr ir labāk sadalīt synthesys un DFT.

Pirmkārt, vai loģika synthesys savu dizainu ar DC.Tad do DFT par sintez netlist izmantojot tādus instrumentus kā mentora DFT instrumentus.Es domāju, ka tas vairāk ir standarta veids, kā to lietas.

 
Varētu "scan_enable, scan_test_enable" jāīsteno laikā RTL līmenī?

 
Nē,
SCAN_in var īstenot loģikas sintēze posmā.
To var optimizēt izkārtojums fāzē.

 
Hi Chico

set_ideal_network un set_dont_touch_network uz skenēšanas saistīti signālus, kad jūs

sintezēt ar Des1gn C0mpiler.

 

Welcome to EDABoard.com

Sponsor

Back
Top