Kā ierobežot dizains ar radīto pulksteni. (DC)

[taisun9]

Man ir īstenojušas pulksteni dalītāju un kā Attēlā kontrolieris. Kontrollera bloka datapath ir redzams labajā pusē. Dalītājs var radīt lēno pulksteni ar preiod 1,2,4,8 ... reizes ātrākas pulksteni. Problēma ir tā, es nezinu, kā ierobežot pulksteņi manā dizains ar Design Compiler. Es esmu mēģinājis: (1) izveidot pulksteni tikai ātri pulksteni, sintēze ātrums ir diezgan lēns. (2) izveidot pie strauji pulksteni pulksteni un rada pulksteni pie lēnas pulksteni. (3) izveidot pulksteni divos I / O ostām kontrolieris. Lielākā daļa methos es rezultāts ir ļoti lēns ātrums sintezējot izņemot (3) viena. Vai kas nāk no "Multiple pulksteņu domēniem" (lēni un ātri pulkstenis)? (Es domāju, ka DC mēģina pārbaudīt un atrisināt laiku starp šīm DFFs clocked ar diviem dažādiem pulksteņiem) Es nezinu, kas var pareizi likt dizainu sintezējot. Esmu arī mēģinājis izmantot create_generated_clock bet es nevaru pareizi indentify pulksteņa latentuma no avota "ātri pulksteņa", jo singls "fast_clk" iziet pa dažādiem ceļiem, kad dalītājs rada dažādus pulksteņus. Esmu arī meklēja daudzi dokumenti par radīto pulksteņi, bet lielākā daļa no tiem ir par vienkāršiem rada pulksteni, ti, dalīts ar nemainīgu. Laipni palīdzēt! Thank you very much! : Cry:

 

[wkong_zhu]

Manā gadījumā, ja Jums nav jārūpējas ceļus starp 2 dažādiem pulksteņiem, jūs varat definēt tos kā 2 neatkarīgi pulksteņi un set_flase ceļu starp tiem. Es esmu darījis darbu kā šis. Bet, ja laika prasības, starp 2 taktu jomās, Jūs varat izmantot radīto pulksteni. izvēlieties vienu dalītājs skaitu, kas var izpildīt visas datēšanu prasībām, tas ir jādara katrā atsevišķā gadījumā.

 

[taisun9]

[Quote = wkong_zhu] Manā gadījumā, ja Jums nav jārūpējas ceļus starp 2 dažādiem pulksteņiem, jūs varat definēt tos kā 2 neatkarīgi pulksteņi un set_flase ceļu starp tiem. Es esmu darījis darbu kā šis. Bet, ja laika prasības, starp 2 taktu jomās, Jūs varat izmantot radīto pulksteni. izvēlieties vienu dalītājs skaitu, kas var izpildīt visas datēšanu prasībām, tas ir jādara katrā atsevišķā gadījumā. [/quote] Paldies par atbildēm. Šī ir pirmā reize, es saskaras ar šo vairākas pulksteni domēna lietu. Jo es baidos, ka mikroshēma nav pēc pieskaroties, man ir jādara ļoti rūpīgi jāanalizē tās laiku. Es neesmu pārliecināts, vai dizains ir droši, ja es definē tos kā 2 neatkarīgi pulksteņi. Veids man tagad ir: (1) definēt fast_clk kā pulksteni (2) nosaka slow_clk kā radīta pulksteni ar avots nāk no fast_clk es izmantoju multiply_by 2, kas ir tās strauji ātrumu. Lai izmantotu radīto pulksteni, problēma ir tā, ka es arī nezinu, ja man ir nepieciešams definēt precīzākus attiecības starp tiem (piemēram, clock_latency). Ir arī grūti atrast šīs attiecības, jo es teicu, ka caur Divider ceļi ir daudz. Jebkurš padoms ir apsveicami!

 

[yaseen1]

Kā vienu zināšanām mēs nekad Ierobežošana kāds dizains ar radītam pulkstenim

 

[taisun9]

[Quote = yaseen1] Kā vienu zināšanām mēs nekad Ierobežošana kāds dizains ar radītam pulkstenim [/quote] Vai tiešām? Ja man nav ierobežojumu to, kā es varu pateikt sintezatoru, lai pārbaudītu laiku (uzstādīšanas / turēt laiks) manu kontrolieris?

 

[spauls]

Sveiki Taisun, Jūs varat piespiest ar radīto pulksteņi tas ir pilnīgi droši. Jums ir nepieciešams, lai saņemtu latentuma centrālo pulksteni, tas automātiski perculate uz zemāku līmeni, vēl jūs varat piespiest ar set_max_delay iespēju. Jums ir noteikt vairāku cikla ceļš starp ātru un lēnu pulksteni.