jebkuru sintēze rīks varētu pārvērst RTL kodu, lai tīri vārtiem?

[asueee0]

jebkura sintēze rīks varētu pārvērst RTL kodu, lai tikai vārtu līmeņa īstenošanu?

 

[GLISS]

Mēģiniet magmas Blast
http://www.magma-da.com/c/ @ WgnCXEhDu5aa./Pages/BlastCreate.html

 

[asueee0]

bet šķiet, ka nav demo versija, lai lejupielādētu atšķirībā modelsim un synplicity.

 

[SkyHigh]

Logic sintēze rīks tiek izmantots, lai synthsized RTL aprakstu uz vārtu līmeņa netlist.Šādi instrumenti var būt Synopsys Design Compiler vai Design Vīzija, vai MentorGraphics LeonardoSpectrum.
Tātad, ja jūs vēlaties, RTL -> vārti, kas vēl to var ne tikai izmantojot loģiku sintēze rīks?

 

[asueee0]

HI, SkyHigh,

Es dzirdēju par lielāko daļu no šiem rīkiem, un es esmu, izmantojot synplify pro, taču tā īsteno RTL uz kaut ko, kas balstīti ierīces (visu venders veidu FPGA), nevis primitīvas ieejas līmenī.Par Praktiska inženieri, kas, protams, to, ko viņi vēlas, bet ABL iesācējs, piemēram, man, es gribu redzēt kā tas izskatās tīri ieejas līmenī, tāpēc es lūdzu šādu synthese rīks.lai kāds dod kādu pavedienu?thanks.

 

[Bietes]

Paskatieties RTL skatu Synplicity, tas būs parādīt savu dizainu pie sugas RTL līmenī (nevis ierīces LUT līmenis).

 

[SkyHigh]

Cik es zinu, jo man ir tās lietojuši pirms, LeornardoSpectrum un dizaina Compiler / Vision ir vairākas skatītāju līmeni sistēmā, no skaidu vai līmenī, komponentu līmenī, līdz vārtu līmenī, kur jūs varat redzēt savstarpējo neskaitāmu skaitu vārti no ieguldījumu produkciju.Tā arī izceļ kritisko ceļu!Esmu pārliecināts, ka citiem konkurences instrumentus, piemēram, Synplicity tā ir pārāk.Es dzirdēju no Synplicity, jo viens no maniem draugiem izmantot to FPGA balstītas projektu automative sistēmas kontrole, izmantojot CAN.

 

[louisnells]

Izmēģiniet XILINX WebPack vai ModelSim.

asueee0 rakstīja:

jebkura sintēze rīks varētu pārvērst RTL kodu, lai tikai vārtu līmeņa īstenošanu?