jautājumu ar atiestat SIGNĀLLATERNĀM nodotas ciprese lietošana NO FPGA

[kalyansrinivas]

Hi all,
Mums bija VIRTEX-4 Fpga un ciprese kontrollera (CY7C68013) par mūsu iekāpt reset signāls ciprese chip nāk no FPGA (VIRTEX-4).Problēma mēs saskaras, ir tas, ka kādu iemeslu dēļ to reset no FPGA doesn't ļautu ciprese mikroshēmu, bet, ja piespiedu externally mikroshēmā paņem to pareizi.Vai man ir nepieciešams veikt nekādus iestatījumus XILINX ISE padarīt IO brauc no FPGA looklike a reset signāls nokritās no ārējās vides

Thankyou iepriekš

M Kalyansrinivas

 

[it_boy]

Nevarēja saprast, jūs pareizi.
bet, tu esi pārbaudīts, ja reset pie izvada no FPGA kļūst apgalvot?Vai jums pārbaudīt ar osciloskopa?
Kā jums ģenerējot reset ar FPGA?tas atbilst minimālajām laikam, kas vajadzīgs, CY7C68013?

 

[kalyansrinivas]

Jā atiestat pie izlaides fpga kļūst apgalvot pareizi i ir pārbaudīta osciloskopa ar zondēšanas ieguldījumu ciprese reset pin

i am apšaubīšanai laika, lai uzstādītu to (reset), kā PULLUP I / O līdz līdzināties ārējo reset, kā arī visas izmaiņas karte īpašības, kas vajadzīgas