R
ryang
Guest
Hi visiem
Standarta bibliotēka, jūs varat atrast VHDL aprakstu par katru šūnu.Tie ir 2 veida avota failu.
Viens no tiem ir ar būtiski laiks info, kas ir bez svarīga laiku.
Es vēlos izmantot vitāli notiming lib darīt RTL simulation.However, kad man bija sīki izskatu lib avota failā.Es atklāju, ka šūna discription katram satur 2 arhitektūru.Viens ir nosaukts "tukšs", ar noteiktām nek
trs ir ar nosaukumu "level1" ar definīciju loģisko funkciju veikšanai.
Es esmu jautājums, kāpēc ir tur 2 arhitektūra par katru STD šūnu.Man rodas problēma, kad apkopo lib ar ncvhdl.Ncvhdl sūdzas, ka tas radīs noklusējuma saistošs problēma, kad elabaration.
Var kāds iedodiet man kādu mājienu?
Standarta bibliotēka, jūs varat atrast VHDL aprakstu par katru šūnu.Tie ir 2 veida avota failu.
Viens no tiem ir ar būtiski laiks info, kas ir bez svarīga laiku.
Es vēlos izmantot vitāli notiming lib darīt RTL simulation.However, kad man bija sīki izskatu lib avota failā.Es atklāju, ka šūna discription katram satur 2 arhitektūru.Viens ir nosaukts "tukšs", ar noteiktām nek
trs ir ar nosaukumu "level1" ar definīciju loģisko funkciju veikšanai.Es esmu jautājums, kāpēc ir tur 2 arhitektūra par katru STD šūnu.Man rodas problēma, kad apkopo lib ar ncvhdl.Ncvhdl sūdzas, ka tas radīs noklusējuma saistošs problēma, kad elabaration.
Var kāds iedodiet man kādu mājienu?