Jautājums par maksas palielināšanu DAC

[qianxuan]

hi, es lasu grāmatu CMOS analog circuit design by Allen, un man ir jautājums par maksas palielināšanu DAC. Ja slēdzis S1 ir slēgta, C1 spriegums ir Vref un C2 spriegums ir nulle, un es domāju, ka tas nemainīs to, vai S1 ir atvērts vai nav. Tātad, Vout ir nulle, tas ir neiespējami. Es nezinu, ko tas S1 izmantot šajā ķēdē.