K
kequal
Guest
Mēs esam izstrādājuši DDR atmiņas kontrolieri XILINX FPGA.Ar vadības signālu no FPGA viļņiem ar DDR atmiņu, šķiet, saskan ar specifikāciju labi, bet datas nolasa no atmiņas Ofen nav vienāds ar tiem, ir rakstīts uz to.
Vai kāds ir kādi jautājumi par šo situāciju, pieredzi?
BTW, spriegums DDR atmiņas nav īsti labs.Tas ir /-100mV maiņā.Tas ir iemesls tam?
Vai kāds ir kādi jautājumi par šo situāciju, pieredzi?
BTW, spriegums DDR atmiņas nav īsti labs.Tas ir /-100mV maiņā.Tas ir iemesls tam?