jautājums par DDR atmiņas

K

kequal

Guest
Mēs esam izstrādājuši DDR atmiņas kontrolieri XILINX FPGA.Ar vadības signālu no FPGA viļņiem ar DDR atmiņu, šķiet, saskan ar specifikāciju labi, bet datas nolasa no atmiņas Ofen nav vienāds ar tiem, ir rakstīts uz to.
Vai kāds ir kādi jautājumi par šo situāciju, pieredzi?
BTW, spriegums DDR atmiņas nav īsti labs.Tas ir /-100mV maiņā.Tas ir iemesls tam?

 
What do you mean by bieži?

Šāda uzvedība parasti liecina vai nu problēma jūsu spriegumu, kā jums var ieteikt vai vēl svarīgāk problēma jūsu laiks?
Mēģināt iekarot savu darbības jomu vai Logic analizatora vai kur vienotu piekļuves kad nav lasījums atpakaļ pareizi?

Jāpatur prātā, ka problēma varētu būt lasīt ciklā
vai jūsu rakstīt ciklu

<img src="http://www.edaboard.com/images/smiles/icon_cool.gif" alt="Vēss" border="0" />Es arī ieteikt nomainīt tipa cilvēks, visi tie,

<img src="http://www.edaboard.com/images/smiles/icon_biggrin.gif" alt="Very Happy" border="0" />Izmantojiet AA55AA55 os kaut kā tā.

Kas FPGA are u izmanto?Kas DDR atmiņas?

-maestor

 
Thank u very much!
Bieži vien es domāju dažreiz datas lasīt aizmugurē ir taisnība, bet vairumā gadījumu tie ir nepareizi.

Mēs esam izmanto iespējas uztveršanas un signālu viļņu forma, un tie saskan ar laika specifikācijas diezgan labi.

Mēs esam mēģinājuši vairākas adreses modeļiem un problēma joprojām izejām.

 
Izskatās, ka tas varētu būt laika jautājums kā maestor saka.
Ja tas ir ļoti svarīgi saprast whar veida DDR atmiņas jūs izmantojat.Ja tas ir DDR SDRAM, kas ir frekvence darbības?un kāda ir propogation aizkavēšanās starp atmiņas un FPGA?

 
Hi kequal,

vispirms es mēģinātu ātruma pārsniegšanu nosaka visu pieeju, cik vien iespējams.Es zinu tikai SDRAM nevis DDR RAM, bet tie būtu strādāt līdzīgi.Es zinu, ka SDRAMs var strādāt dažādos CL-hronometrāžu, lai mēģināt palielināt to pārliecinātos, jums nav piekļuves pārāk ātri.

Vai jūs atjaunināt DDR RAM automāts jūsu laika parametri?Vai ir iespējams izlasīt atpakaļ DDR RAM's statemachines korekcijas?

Ja datu iesniegšanas termiņš ir saskaņā ar specifikācijām Jūsu DDR Ram ir ieprogrammēta tā, lai tieši tādā pašā laika un piekļuves veidu jūs darāt.pretējā gadījumā jums būs missunderstanding.

Vai ir piemērs kodeksu DDR Ram izpildes jūsu FPGA var apskatīt?

-aOxOmOx

 
Man ir paredzēti SDRAM kontrolieris sen.Mans ierosinājums ir:

1.Pārbaude "atsvaidzināšanas laikā.Gada SDRAM saturs ir atjaunināts saskaņā noteiktu laiku saskaņā ar spec, vai nu auto refresh vai manuālā atsvaidzināt.Pretējā gadījumā, kas jums rakstīt tiks zaudēts.Lai pārbaudītu, klāts ar gudronu, tas ir šo problēmu, varat to lasīt tūlīt pēc rakstīt ar pašu adresi.
2.Pārbaudīt pieaugošo malas pulksteni.Tam jābūt tīram.

sveicieni

 
Čau,
Izmēģiniet notveršanā datu kopne par DDR par rakstīt ciklu un lasīt cikls
in Logic analizatoru.U var izolēt, vai problēma ir ar lasīt un rakstīt.
-KiB

 
Vai tu imitē savu dizainu?Es dizains interfeiss ZBT SRAM pagājušajā gadā, un es saņēmu uzvedības modeli no piegādātāja I pievieno to uz manu testbench un palaist amata vietu un maršruta simulāciju.Rakstīt cikls strādāja pirmo reizi, bet tur bija problēmas pāris lasīt ciklā, ir viegli noteikt, ja modelis ir precīza un jūsu testbench nav slikti

<img src="http://www.edaboard.com/images/smiles/icon_razz.gif" alt="Ķircina, ņirgājās" border="0" />Tātad varbūt ir vērts you doing post PAR simulāciju.

-maestor

 
Čau,

Varu piegādā ADR: s ir kritiska!
Vai jums izdodas uzturēt trokšņa līmenis VREF laikā - 25 mV?
Vai jūs izmantojat, piemēram, ML6554 regulators piegādāt DDR?

ADR: s ir analogs sastāvdaļas ...

<img src="http://www.edaboard.com/images/smiles/icon_wink.gif" alt="Piemiedz ar aci" border="0" />/ Ram

 
Es domāju, jums vajadzētu pārbaudīt aizkavēt no I / O PIN DFF in FPGA.Varbūt tie ir būtiski!

 
Hi kequal,

Vai tu dzīvo nolasīt datus pareizi tagad?Es esmu arī ņemta DDR SDRAM kontrolieris dizainu un es esmu saskaras pati problēma kā jums.Man ir arī parūpējušies par visu risinājumu ievietojis mūsu draugi.
Lūdzu atgriezties atpakaļ ar jūsu ieteikumiem.

Thanks in advance.

Sveicieni,
kams

 

Welcome to EDABoard.com

Sponsor

Back
Top