Jautājums DC (set_input_delay un set_clock_latency)

W

Websterskimo

Guest
hi set_input_delay nozīmē kavēšanos, ka ideāls avots ieejas ostā kavēšanos un set_clock_latency nozīmē, ka mēs uzskatām, postlayout pulksteni koku latentuma. Mans jautājums ir comming.What ir fllowing three komandu atšķirīgi (es domāju, ka pirmo komandu ir tāds pats kā trešo komandu, ir taisnība?) set_input_delay 1 [get_ports CLK] set_clock_latency 1 [get_ports CLK] set_clock_latency-source 1 [get_ports CLK ] paldies.
 
Hi Websterskimo, Cik es zinu, set_input_delay izmanto, lai ierobežotu datapath, es nekad redzēt, tas neattiecas uz CLK: D
 
tai jāattiecas uz CLK atsauci. input_delay ir saistīta ar CLK malu. pirmo komandu Ur dod priekšnodokļa aizkavēšanos saskaņā ar CLK malu. second komandrindas Ur stāsta pulksteņa latentuma (arrivel pulksteni-notslew) beidzot (fariest) FF kavēšanās. 3. komandrindas Ur stāsta pulksteni latentuma avots ir pirmajā (neariest) FF kavēšanās. Es domāju, ka u var saprast no mana definations sk u
 
hi websterskimo, Lai labāk izprastu, u var pārbaudīt SOLD (Synopsys Online Doc).
 
izmantojot vīrietis komandu dc: dc_shell-t> cilvēks set_clock_latency jūs varat atrast, ka: ******************************** ***************-source Norāda, ka kavēšanās ir spēkā attiecībā uz pulksteni avots latentuma. Pēc noklusējuma aizkaves tiek piemērota pulksteni tīkla latentuma. ***********************************************, Ka ir atšķirība
 
set_input_delay norāda ievadi ierašanās laiks signālu attiecībā pret pulksteni. To lieto pie ieejas ostās, lai precizētu laiku, kas nepieciešams, lai dati ir stabils pēc pulksteņa malu. Laika specifikācijas projektēšanas parasti satur šo informāciju, kā setup / turiet laiku prasības attiecībā uz ieejas signāliem. set_clock_latency komanda tiek izmantota, lai noteiktu paredzamo pulksteni ievietošanas kavēšanās laikā sintēzi. Tas ir galvenokārt izmanto laikā prelayout sintēzes un laika analīzei. Paredzamā aizkavēšanās numurs ir tuvināt kavēšanās, ko pulksteni koku tīklu ievietošanas (izdarīts laikā izkārtojumu fāzē).
 
ieguldījumu kavēšanos pirmā komanda ir 2 saistīts avots CLK, ja jūs izmantojat otro komandu vienlaicīgi. input_delay + clock_latency
 

Welcome to EDABoard.com

Sponsor

Back
Top