Izplatīšanās kavējuma no augstas līdz zemas un otrādi

[sheraz.pervaiz]

Kāpēc propopogation kavēšanos no augstas līdz zemas atšķiras no zemas līdz augstam? Es varu saprast iemeslu, kādēļ paaugstināšanās laiks ir nepiemērots samazināsies laika, bet nevis par starpību propogation kavēšanās

 

[vicky]

hi lok šo

 

[sheraz.pervaiz]

thanx Vicky, bet jūsu informācija bija propogation kavēšanās tīklos, es vēlos uzzināt par loģikas vārtiem kavēšanās

 

[test_out]

I dont saprast, ko jūs domājat ar kavēšanos izplatīšanās augsta un zema loģisko elementu?

 

[vahidkh6222]

i tkink tas ir tāpēc, ka citu ceļu signālu, katrā gadījumā .... mēs zinām, ka loģikas vārtiem īstenošanu veic kādu tranzistoru un atšķirīgu loģikas līmeni gūta varyig slīpo līmeņa šo tranzistoru .... piemēram, augsta līmeņa produkciju ir izejas tranzistoru nodziest. un zemo nozīmē to, ka tranzistoru iet piesātinājuma stāvoklī ...

 

[Davood Amerion]

Jo TTL loģiku ierīce, kas izmanto Bipolar Transistor T (PHL), nav vienāds ar T (PLH). tāpēc, ka, pārejot charachteristic BP transistror. BP tranzistors mums ir 4 laika reģionos. ieslēgtu aiztures laiku pieauguma laiks, uzglabāšanas laiku un samazināsies laika. uzglabāšanas laiks, salīdzinot ar citām laiks ir ļoti garš. un tas rada papildu laiku, kas nepieciešams, lai izslēgtu tranzistors. vairāk nekā nāk uz šo problēmu shottky TTL borned. Es domāju, ka visi pārējie loģikas ierīces līdzīgu parādību izraisa šo nevienlīdzību. Regards, Davood.